相位內插器及時脈與數據恢復電路的制作方法

本發明涉及一種相位內插器，尤其涉及一種可兼顧操作速度與操作頻率范圍的相位內插器及時脈與數據恢復電路。

背景技術：

時脈與數據恢復(Clock and data recovery，CDR)電路一般被用來對輸入數據信號進行取樣、從輸入數據信號中提取時脈，并在將接收器中所取樣的數據重新定時。傳統的時脈與數據恢復電路中，常利用相位內插器來調整取樣時脈的相位。

由于相位內插器的電路特性對于接收器的操作頻率范圍與操作速度具有舉足輕重的影響，設計者需要花更多時間來開發以在操作頻率范圍與操作速度間作取舍，其中，要同時確保操作頻率范圍與操作速度皆具有較佳的特性是相當困難的。

舉例來說，在傳統的相位內插器設計中，設計者雖可通過在輸出端額外配置一開關電容陣列(Switch and capacitor Array，SCA)來提升操作頻率范圍。然而，由于開關電容陣列所產生的寄生電容增加了相位內插器的輸出端的等效電容值，因此造成相位內插器的最高操作速度相對的降低。

技術實現要素：

本發明是有關于相位內插器及時脈與數據恢復電路，其中相位內插器可在不降低最高操作速度的情況下，而獲得較廣的操作頻率范圍。

本發明是有關于相位內插器，其包含相位內插電路、多個低通濾波通道與多工電路。上述的相位內插電路接收第一時脈信號與第二時脈信號，并據以執行內插操作以產生輸出時脈信號。上述的低通濾波通道各自具有輸入端與輸出端，所述輸入端耦接相位內插電路以接收輸出時脈信號，且每一上述低通濾波通道包括開關與電容。上述的開關與電容耦接共同節點作為輸出端， 且各開關受控于對應的開關信號。上述的多工電路具有多個輸入端，多工器的輸入端分別耦接所述多個低通濾波通道的輸出端。上述的多工電路根據選擇信號選擇從所述多個低通濾波通道其中之一接收到的輸入信號作為相位內插信號。

在本發明的一實施例中，上述的相位內插器還包括控制電路，其耦接上述低通濾波通道與多工電路，其中所述控制電路提供開關信號與選擇信號。

在本發明的一實施例中，當多工電路選擇從所述多個低通濾波通道其中之一接收到的輸入信號作為相位內插信號時，上述低通濾波通道其中之一的開關反應于對應的開關信號而被導通，且其余的低通濾波通道的開關反應于對應的開關信號而被截止。

在本發明的一實施例中，所述低通濾波通道分別包括開關與電容。上述開關的第一端耦接上述相位內插電路、第二端耦接上述多工電路的對應輸入端，且控制端接收上述對應的開關信號。上述電容的第一端耦接上述開關的第二端與上述多工電路的輸入端，且其第二端電容耦接接地端。

在本發明的一實施例中，上述低通濾波通道的電容各自具有不同的電容值。

在本發明的一實施例中，當相位內插電路接收到具有第一頻率的第一與第二時脈信號時，耦接于具有第一電容值的電容的開關反應于對應的開關信號而被導通，并且當相位內插電路接收到具有第二頻率的第一與第二時脈信號時，耦接于具有第二電容值的電容的開關反應于對應的開關信號而被導通，其中第二頻率高于第一頻率，并且第二電容值低于第一電容值。

在本發明的一實施例中，上述的相位內插器還包括直接傳輸通道。所述直接傳輸通道耦接于相位內插電路與多工電路之間，并將上述輸出時脈信號直接傳送至上述多工電路的對應的輸入端。

在本發明的一實施例中，當相位內插電路接收到具有第三頻率的第一與第二時脈信號時，所述多個低通濾波通道的開關反應于對應的開關信號而被截止，以使輸出時脈信號通過直接傳輸通道被提供給多工電路的輸入端，其中第三頻率高于第二頻率。

本發明是有關于一種時脈與數據恢復(Clock與Data Recovery，CDR)電路，其包括相位檢測器、有限狀態機(Finite State Machine，FSM)與相 位內插器。上述的相位檢測器比較輸入數據信號與相位內插信號，并產生相位指示信號以指示輸入數據信號與相位內插信號間的相位差。上述有限狀態機耦接相位檢測器，并根據相位指示信號與相位內插信號而產生控制信號。上述相位內插器耦接相位檢測器與有限狀態機，并根據第一時脈信號、第二時脈信號以及上述控制信號而產生上述相位內插信號。上述相位內插器包括相位內插電路、多個低通濾波通道與多工電路。上述的相位內插電路接收第一時脈信號與第二時脈信號，并據以執行內插操作以產生輸出時脈信號。上述的低通濾波通道各自具有輸入端與輸出端，所述輸入端耦接相位內插電路以接收輸出時脈信號，且每一上述低通濾波通道包括開關與電容。上述的開關與電容耦接共同節點作為輸出端，且各開關受控于對應的開關信號。上述的多工電路具有多個輸入端，多工器的輸入端分別耦接所述多個低通濾波通道的輸出端。上述的多工電路根據選擇信號選擇從所述多個低通濾波通道其中之一接收到的輸入信號作為相位內插信號。

在本發明的一實施例中，上述時脈與數據恢復電路還包括鎖相回路(Phase-locked Loop，PPL)。上述鎖相回路耦接相位內插器，并產生上述第一與第二時脈信號。

基于上述，本發明實施例提出一種相位內插器及應用所述相位內插器的時脈與數據恢復電路。通過在相位內插器中配置多個低通濾波通道的電路架構，可大幅地降低前述寄生電容效應所造成的影響。因此，本案的相位內插器可在不需降低相位內插器的最高操作速度的前提下，獲得較廣的操作頻率范圍，從而可提供具有較高線性度與較低抖動的相位內插信號。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1是根據本發明一實施例所示出的時脈與數據恢復電路的方塊圖；

圖2是根據本發明一實施例所示出的相位內插器的電路圖。

附圖標記說明：

10：時脈與數據恢復電路；

40：鎖相回路；

60：相位檢測器；

80：有限狀態機；

100：相位內插器；

110：相位內插電路；

120_0：直接傳輸通道；

120_1～120_n：低通濾波通道；

130：多工電路；

140：控制電路；

C1～Cn：電容；

D_IN：數據信號；

GND：接地端；

N1～Nn：節點；

P0～Pn+1：輸入端；

S1～Sn：開關信號；

S_C：控制信號；

S_SEL：選擇信號；

S_I：第一時脈信號；

S_IND：相位指示信號；

S_O：輸出時脈信號；

S_O’：輸入信號；

S_PI：相位內插信號；

S_Q：第二時脈信號；

SW1～SWn：開關；

TL：傳輸線。

具體實施方式

為了使本公開內容更為明了，以下列舉實施例作為本公開確實能夠據以實施的范例。所提出的實施例僅作為解說之用，并非用來限定本公開的申請權利范圍。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/符號代表相同或類似部分。

圖1是根據本發明一實施例所示出的時脈與數據恢復(Clock與Data Recovery，CDR)電路的方塊圖。在本實施例中，上述時脈與數據恢復電路10可配置于用來恢復自發射器所接收的輸入數據的時脈的接收器中。請參照圖1，上述時脈與數據恢復電路10包括鎖相回路(Phase Locked Loop，PPL)40、相位檢測器60、有限狀態機(Finite State Machine，FSM)80與相位內插器100。上述鎖相回路40耦接相位內插器100，并產生第一時脈信號S_I與第二時脈信號S_Q。在此，上述的第一時脈信號S_I例如為一同相信號(in-phase signal)，而上述的第二時脈信號S_Q例如為正交信號(quadrature signal)，第一時脈信號S_I的頻率與第二時脈信號S_Q相同，且兩信號彼此正交。換言之，上述第一時脈信號S_I與上述第二時脈信號S_Q之間具有90度的相位差。

相位檢測器60用以比較輸入數據信號D_IN與相位內插器100所輸出的相位內插信號S_PI，并產生相位指示信號S_IND，以指示輸入數據信號D_IN與相位內插信號S_PI之間的相位差。舉例來說，相位檢測器60可通過取樣輸入數據信號D_IN與相位內插信號S_PI的上升緣或下降緣附近的電壓，并比較取樣到的電壓來判斷輸入數據信號D_IN的相位超前或落后于相位內插信號S_PI的相位，藉以判定輸入數據信號D_IN與相位內插信號S_PI之間的相位差。

上述有限狀態機80耦接相位檢測器60并根據相位指示信號S_IND與相位內插信號S_PI產生控制信號S_C，藉以控制相位內插器100的內插操作。

上述相位內插器100耦接相位檢測器60與有限狀態機80，并執行上述內插操作，以根據上述鎖相回路40所輸出的第一與第二時脈信號S_I、S_Q，以及有限狀態機80所輸出的控制信號，產生相位內插信號S_PI。在本實施例中，基于相位內插器100的電路設計，其可在不需要降低最高操作速度的前提下，即可獲得較寬的操作頻率范圍。這是因為相位內插器100的電路設計可以顯著抑制寄生電容效應。

底下以圖2所示出的實施例來具體描述相位內插器100的電路設計。其中，圖2是根據本發明一實施例所示出的相位內插器的電路圖。

上述相位內插器100包括相位內插電路110、直接傳輸通道120_0、多個低通濾波通道120_1～120_n、多工電路130以及控制電路140。

相位內插電路110從鎖相回路40接收第一時脈信號S_I與第二時脈信號S_Q，并藉以根據控制信號S_C執行內插操作以產生上述輸出時脈信號S_O。更具 體來說，相位內插電路110可基于權重值將第一與第二時脈信號S_I、S_Q進行內插，其中所述權重值由有限狀態機80(請參照圖1)輸出的控制信號S_C所決定。在本實施例中，相位內插電路110可通過調校所述權重值來調整所內插的相位，如此一來，輸出時脈信號S_O的相位可被調整至介于第一時脈信號S_I與第二時脈信號S_Q的相位之間。

上述直接傳輸通道120_0與低通濾波通道120_1～120_n相互并聯，并且耦接于相位內插電路110與多工電路130之間。直接傳輸通道120_0與低通濾波通道120_1～120_n分別具有輸入端與輸出端。直接傳輸通道120_0與低通濾波通道120_1～120_n的輸入端共同連接至相位內插電路110的輸出端以接收輸出時脈信號S_O。直接傳輸通道120_0與低通濾波通道120_1～120_n的輸出端各自連接至多工電路130的輸入端P0～Pn+1，其中n為正整數，且可由設計者自行決定，本發明不對此作限制。

詳言之，直接傳輸通道120_0可利用傳輸線TL實現，其可將輸出時脈信號S_O直接傳送至多工電路130的輸入端P0。另一方面，低通濾波通道120_1～120_n可分別由開關(例如，開關SW1～SWn中任一個)與電容(例如，電容C1～Cn中任一個)所組成的電路架構來實現。其中，開關與電容耦接共同節點(例如，節點N1～Nn中任一個)作為每一低通濾波通道中的輸出端。舉例來說，開關SW1與電容C1耦接節點N1作為低通濾波通道120_1的輸出端，開關SW2與電容電容C2耦接節點N2作為低通濾波通道120_2的輸出端，開關SWn與電容Cn耦接節點Nn作為低通濾波通道120_n的輸出端，以此類推。

更具體來說，以低通濾波通道120_1為例，低通濾波通道120_1中的開關SW1與有第一端、第二端和控制端。開關SW1的第一端耦接相位內插電路110的輸出端。開關的第二端SW1通過共同節點N1耦接多工電路130的輸入端P1。開關SW1的控制端耦接控制電路140以接收開關信號S1。低通濾波通道120_1電容C1具有第一端與第二端。電容C1的第一端耦接開關SW1的第二端(即共同節點N1)。電容C1的第二端耦接接地端GND。應注意的是，接地端GND并不限定于絕對零電位(即地電位)。本實施例中的接地端GND意指相位內插器100中，相對于其他部件，具有既穩定且最低電位的部件。

其他低通濾波通道120_2～120_n的電路結構可依此推論，因此，以下不再贅述。在本實施例中，低通濾波通道120_1～120_n中電容C1～Cn的電容值各不相同。舉例來說，電容C1的電容值為2⁰×C，其中C表示根據電路設計要求所設定的特定電容值。電容C2的電容值為2¹×C，電容Cn的電容值為2^n-1×C，以此類推。

由于直接傳輸通道120_0與各個低通濾波通道120_1～120_n具有不同的等效電容值，故可選擇低通濾波通道120_1～120_n其中之一來將輸出時脈信號S_O傳輸至多工電路130，藉以符合有關上述第一時脈信號S_I與第二時脈信號S_Q頻率的要求。舉例來說，假設n等于4，倘若相位內插電路110接收到的是第一頻率(例如，1GHz)的第一與第二時脈信號S_I與S_Q，則耦接至具有較高電容值(例如，2³×C＝8C)的電容C4的開關SW4會反應于開關信號S4被導通。另一方面，當相位內插電路110接收到的是高于第一頻率的第二頻率(例如，20GHz)的第一與第二時脈信號S_I、S_Q時，耦接至具有較低電容值(例如，2⁰×C＝C)的電容C1的開關SW1會反應于開關信號S1被導通。此外，當相位內插電路110接收到的是更高于第二頻率的第三頻率(例如，32GHz)的第一與第二時脈信號S_I、S_Q時，開關SW1～SW4會反應于開關信號S1～S4而皆被截止，藉此將輸出時脈信號S_O通過具有最低等效電容值的直接傳輸通道120_0傳送至多工電路130的輸入端。

多工電路130具有多個輸入端P1～Pn+1，所述多個輸入端P1～Pn+1分別耦接直接傳輸通道120_0低通濾波通道120_1～120_n的輸出端，且多工電路130會根據選擇信號S_SEL選擇從低通濾波通道其中之一的輸入信號(例如，輸入信號S_O’)作為相位內插信號S_PI。

控制電路140耦接低通濾波通道120_1～120_n與多工電路130。控制電路將開關信號S1～Sn分別提供給開關SW1～SWn，并將選擇信號S_SEL提供給多工電路130。

有關整個相位內插器100的內插操作，在此以低通濾波通道120_1為例，倘若控制電路140根據輸入數據信號D_IN(如圖1)的頻率而選擇低通濾波通道120_1作為相位內插電路110的輸出通道，控制電路140會提供致能的開關信號S1以導通開關SW1，并提供禁能的開關信號S2～Sn以截止開關SW2～SWn。此外，控制電路140可進一步提供對應的選擇信號S_SEL，以令多 工電路130選擇接收從低通濾波通道120_1輸出端所輸出的輸入信號S_O’作為相位內插信號S_PI。

換言之，當多工電路130根據選擇信號S_SEL選擇接收由低通濾波通道120_1所輸出的輸入信號S_O’作為相位內插信號S_PI時，低通濾波通道120_1的開關SW1反應于開關信號S1而被導通，而其余低通濾波通道120_2～120_n的開關SW2～SWn反應于對應的開關信號S2～Sn而被截止。

在本實施例中，由于多工電路130所輸出的相位內插信號S_PI是基于與其他低通濾波通道120_2～120_n中的共同節點N2～Nn電性分離的共同節點N1所提供，因此其他低通濾波通道120_2～120_n的寄生電容并不會造成相位內插器100的最高操作速度降低。此外，較寬的操作頻率范圍的特性也可通過選擇具有不同電容值的低通濾波通道120_1～120_n)而獲得。

另外，輸出時脈信號S_O與輸入信號S_O’/相位內插信號S_PI的轉換函數可以表示為以下公式：

$S_O=V_{PI}\·\frac{1}{1+{\mathrm{\ωR}}_{PI}{C}_{PI}}$ (1)

$S_{PI}={S_O}^{\′}=S_O\·\frac{1}{1+{\mathrm{\ωR}}_{SW}C}$ (2)

其中，V_PI為輸出時脈信號S_O的振幅，ω為輸出時脈信號S_O的頻率，R_PI為相位內插電路110等效電阻值，C_PI為相位內插電路110的等效電容值，R_SW為開關SW1的等效電阻值，而C為電容C1的電容值。

根據公式(1)、(2)，開關SW1的電阻值R_SW不僅提供輸入信號S_O’的轉換函數中的極點，同時也隔離了寄生電容使得高速操作可以被實現。此外，每一低通濾波通道120_1～120_n所產生的輸入信號S_O’的轉換函數可利用相同公式表示，其差異僅在于各轉換函數的電容值不相同。

在實際應用中，相位內插器100所產生的相位內插信號S_PI可以在介于1Gbps與32Gbps的操作速度下皆具有高線性度與低信號抖動的良好特性。

綜上所述，本發明實施例提出一種相位內插器及應用所述相位內插器的時脈與數據恢復電路。通過在相位內插器中配置多個低通濾波通道的電路架構，可大幅地降低前述寄生電容效應所造成的影響。因此，本案的相位內插器可在不需降低相位內插器的最高操作速度的前提下，獲得較廣的操作頻率 范圍，從而可提供具有較高線性度與較低抖動的相位內插信號。

請注意前述接收器電路可應用于任何芯片，此芯片操作于例如是，1.8V的低電壓，但本發明不限于此。其他范例實施例(例如，將n-通道功率金屬氧化物半導體(MOS)晶體管變更為p-通道功率金屬氧化物半導體晶體管)也屬于本發明的范圍內。

最后應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。