環形振蕩電路和環形振蕩器的制作方法

本申請涉及半導體領域，具體而言，涉及一種環形振蕩電路和環形振蕩器。

背景技術：

時鐘源作為系統芯片中必不可少的電路模塊，其頻率穩定性直接影響系統芯片的性能。通常數字系統利用片外石英晶體振蕩器來得到時鐘源信號。石英晶振擁有優越的電壓和溫度的特性，能夠穩定地工作，但是難以集成到芯片內部，且附加了器件成本，阻礙了芯片的高度集成化。

在標準CMOS工藝中，主要采用環形振蕩器，但其振蕩頻率受溫度和工藝的變化影響很大。工藝變化對振蕩頻率的影響一般可以通過微調振蕩器的電流開關來調節，而環境溫度變化對振蕩頻率的影響就需要更為復雜的電路結構來克服。

在很多低溫度系數振蕩器設計中，采用溫度檢測電路、鎖存電路以及數字校準等技術根據檢測到的溫度調整電路，從而達到降低振蕩器溫度系數的目的,但是這些電路同時也增加了振蕩器的功耗和面積。

針對上述的問題，目前尚未提出有效的解決方案。

技術實現要素：

本申請實施例提供了一種環形振蕩電路和環形振蕩器，以至少解決現有技術無法在降低溫度系數對環形振蕩器輸出振蕩頻率的影響的同時減低功耗和面積的技術問題。

根據本申請實施例的一個方面，提供了一種環形振蕩電路，包括：包括用于輸出偏置電流的參考電壓產生電路、偏置電路和環形振蕩結構，其中，所述偏置電路包括：第一NMOS晶體管，漏極和柵極連接到所述參考電壓產生電路的偏置電流輸出端；第二NMOS晶體管，柵極和漏極均與所述第一NMOS晶體管的源極相連接，所述第二NMOS晶體管的源極接地；第三NMOS晶體管，柵極與所述第一NMOS晶體管的柵極相連接，漏極與第一PMOS晶體管的漏極相連接，其中，所述第一PMOS晶體管的源極連接到電源，所述第一PMOS晶體管的柵極與所述第一PMOS晶體管的漏極相連接，并向所述環形振蕩結構輸出偏置電壓V_PB；以及電阻R，一端與所述第三NMOS 晶體管的源極相連接，另一端接地，所述電阻R包括串聯的具有正溫度系數的第一電阻和具有負溫度系數的第二電阻，用于補償所述環形振蕩結構的溫度系數。

進一步地，用于產生參考電壓的參考電壓產生電路包括：帶隙基準電壓源，用于產生并輸出參考電壓Vref；運算放大器，正相輸入端與所述帶隙基準電壓源的輸出端相連接，用于接收所述帶隙基準電壓源輸出的所述參考電壓Vref；第四NMOS晶體管，柵極與所述運算放大器的輸出端相連接，源極與所述運算放大器A2的反向輸入端相連接；一對鏡像的PMOS晶體管，其中一個PMOS晶體管的漏極與所述第四NMOS晶體管的漏極相連接，另外一個PMOS晶體管的漏極輸出偏置電流I_B，所述一對鏡像的PMOS晶體管的柵極相連接，源極均連接至電源；電阻R_B，一端與所述第四NMOS晶體管相連接，另一端接地，其中，所述電阻R_B包括串聯的具有正溫度系數的第三電阻和具有負溫度系數的第四電阻。

進一步地，所述一對鏡像的PMOS晶體管輸出的偏置電流I_B＝參考電壓Vref/電阻R_B，其中，所述電阻R_B為所述第三電阻和第四電阻進行溫度補償后的低溫度系數的電阻。

進一步地，所述第三電阻和第四電阻為電阻可調陣列。

進一步地，所述第三電阻為低阻值多晶硅電阻，所述第四電阻為高阻值多晶硅電阻。

進一步地，所述環形振蕩結構包括首尾相連的多個反相器，其中，所述多個反相器中的任意一個反相器包括：第二PMOS晶體管，柵極與所述偏置電路的偏置電壓輸出端相連接，漏極連接至電源；第三PMOS晶體管，漏極與所述第二PMOS晶體管的源極相連接；第五NMOS晶體管，柵極與所述第三PMOS晶體管的柵極相連接并輸出VPN，漏極與所述第三PMOS晶體管的漏極相連接，源極接地；電容Cn，一端連接在所述第三PMOS晶體管的源極和所述第五NMOS晶體管的漏極的節點處，另一端接地。

進一步地，所述環形振蕩電路的輸出振蕩頻率的溫度系數正比于1/RCn，其中，R為所述電阻R，Cn為所述環形振蕩結構中的電容Cn。

進一步地，所述具有正溫度系數的第一電阻的正溫度系數補償所述具有負溫度系數的第二電阻和所述環形振蕩結構中的電容Cn。

根據本申請實施例的另一方面，還提供了一種環形振蕩器，包括上述環形振蕩電路，在-40℃至100℃的溫度變化范圍內，頻率變化范圍為0.5％-1.0％。

在本申請實施例中，通過第一NMOS晶體管MN1的漏極和柵極連接到參考電壓產生電路的偏置電流輸出端；第二NMOS晶體管MN2，柵極和漏極均與第一NMOS晶體管MN1的源極相連接，第二NMOS晶體管MN2的源極接地；第三NMOS晶體管MN3的柵極與第一NMOS晶體管MN1的柵極相連接，漏極與第一PMOS晶體管MP1的漏極相連接，其中，第一PMOS晶體管MP1的源極連接到電源，第一PMOS晶體管MP1的柵極與第一PMOS晶體管MP1的漏極相連接，并向環形振蕩結構輸出偏置電壓V_PB；以及電阻R，一端與第三NMOS晶體管MN3的源極相連接，另一端接地，電阻R包括串聯的具有正溫度系數的第一電阻R+和具有負溫度系數的第二電阻R-，用于補償環形振蕩結構的溫度系數。采用具有正溫度系數的第一電阻R+和具有負溫度系數的第二電阻R-作為偏置電阻R，第一電阻和第二電阻的溫度系數為近似線性的固定值，利用第一電阻R+的正溫度系數補償第二電阻R-和電容Cn的負溫度系數，將影響振蕩頻率的溫度系數補償為0，從而避免了偏置電路中電阻R和電容Cn對振蕩頻率的影響。同時，由于溫度補償的過程是通過電路本身的溫度特性進行的補償，并沒有增加溫度檢測電路、溫度調整電路等，降低了環形振蕩器的功耗和面積。即通過本實施例解決了現有技術中降低溫度對振蕩頻率時功耗大、占用面積大的問題，達到了降低溫度對振蕩頻率的影響的同時降低環形振蕩器的功耗和面積的效果。

附圖說明

此處所說明的附圖用來提供對本申請的進一步理解，構成本申請的一部分，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中：

圖1是根據本申請實施例的環形振蕩電路的示意圖；

圖2是根據本申請實施例的偏置電路的示意圖；

圖3是根據本申請實施例的參考電壓產生電路的示意圖；以及

圖4是根據本申請實施例的反相器的示意圖。

具體實施方式

為了使本技術領域的人員更好地理解本申請方案，下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分的實施例，而不是全部的實施例。基于本申請中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都應當屬于本申請保護的范圍。

需要說明的是，本申請的說明書和權利要求書及上述附圖中的術語“第一”、“第二”等是用于區別類似的對象，而不必用于描述特定的順序或先后次序。應該理解這樣使用的數據在適當情況下可以互換，以便這里描述的本申請的實施例能夠以除了在這里圖示或描述的那些以外的順序實施。此外，術語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統、產品或設備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或對于這些過程、方法、產品或設備固有的其它步驟或單元。

本申請提供了一種環形振蕩電路。該環形振蕩電路利用具有正溫度系數和負溫度系數的對偏置電路中的偏置電阻進行補償，得到近似零溫度系數的偏置電阻，減少了溫度對振蕩頻率的影響。另外，還利用低溫度系數的參考電壓，近似零溫度系數的參考電流源電阻，得到低溫度系數的偏置電流，從而進一步降低了溫度對振蕩頻率的影響，在溫度變化的過程中，幾乎不影響環形振蕩電路輸出的振蕩頻率。

如圖1所示，該環形振蕩電路包括：用于輸出偏置電流的參考電壓產生電路、偏置電路和環形振蕩結構，由參考電壓產生電路輸出的偏置電流輸入到偏置電路中，經由偏置電路輸出偏置電壓V_PB到環形振蕩結構，并最終由環形振蕩結構輸出振蕩頻率。

圖2是根據本申請實施例的偏置電路的示意圖。如圖2所示，第一NMOS晶體管MN1的漏極和柵極連接到參考電壓產生電路的偏置電流輸出端；第二NMOS晶體管MN2，柵極和漏極均與第一NMOS晶體管MN1的源極相連接，第二NMOS晶體管MN2的源極接地；第三NMOS晶體管MN3的柵極與第一NMOS晶體管MN1的柵極相連接，漏極與第一PMOS晶體管MP1的漏極相連接，其中，第一PMOS晶體管MP1的源極連接到電源，第一PMOS晶體管MP1的柵極與第一PMOS晶體管MP1的漏極相連接，并向環形振蕩結構輸出偏置電壓V_PB；以及電阻R，一端與第三NMOS晶體管MN3的源極相連接，另一端接地，電阻R包括串聯的具有正溫度系數的第一電阻R+和具有負溫度系數的第二電阻R-，用于補償環形振蕩結構的溫度系數。

利用偏置電流的溫度系數與反相器翻轉電平的溫度系數進行相互補償，根據MOS管電流平方率公式可以推導出環形振蕩電路的輸出振蕩頻率的溫度系數正比于1/RCn，其中，R為電阻R，Cn為環形振蕩結構中的電容Cn。即環形振蕩電路輸出的振蕩頻率與偏置電路中的電阻R和環形振蕩電路中的電容Cn有關，通常電容Cn為低溫度系數的電容，則通過調節偏置電路中的電阻R進行溫度補償，以獲得與溫度近似無關的振蕩頻率。采用具有正溫度系數的第一電阻R+和具有負溫度系數的第二電阻R-作為偏置電阻R，第一電阻和第二電阻的溫度系數為近似線性的固定值，利用第一電阻R+的正溫度系數補償第二電阻R-和電容Cn的負溫度系數，將影響振蕩頻率的溫度系數 補償為0，從而避免了偏置電路中電阻R和電容Cn對振蕩頻率的影響。同時，由于溫度補償的過程是通過電路本身的溫度特性進行的補償，并沒有增加溫度檢測電路、溫度調整電路等，降低了環形振蕩器的功耗和面積。即通過本實施例解決了現有技術中降低溫度對振蕩頻率時功耗大、占用面積大的問題，達到了降低溫度對振蕩頻率的影響的同時降低環形振蕩器的功耗和面積的效果。

可選地，如圖3所示，用于產生參考電壓的參考電壓產生電路包括：帶隙基準電壓源，用于產生并輸出參考電壓Vref；運算放大器A2，正相輸入端與帶隙基準電壓源的輸出端相連接，用于接收帶隙基準電壓源輸出的參考電壓Vref；第四NMOS晶體管N3，柵極與運算放大器的輸出端相連接，源極與運算放大器A2的反向輸入端相連接；一對鏡像的PMOS晶體管，其中一個PMOS晶體管的漏極與第四NMOS晶體管N3的漏極相連接，另外一個PMOS晶體管的漏極輸出偏置電流I_B，一對鏡像的PMOS晶體管的柵極相連接，源極均連接至電源；電阻R_B，一端與第四NMOS晶體管N3相連接，另一端接地，其中，電阻R_B包括串聯的具有正溫度系數的第三電阻R_B+和具有負溫度系數的第四電阻R_B-。

圖3所示的帶隙基準電壓源能夠獲得溫度系數極低的參考電壓Vref，其溫度系數<8ppm。電阻R_B包括串聯具有正溫度系數的第三電阻和具有負溫度系數的第四電阻，正溫度系數和負溫度系數進行補償，得到近乎為零溫度系數的電阻R_B。根據歐姆定律偏置電流I_B＝參考電壓Vref/電阻R_B,其中，電阻R_B為第三電阻R_B+和第四電阻R_B-進行溫度補償后的低溫度系數的電阻。參考電壓Vref為低溫度系數的參考電壓，電阻R_B為近乎零溫度系數的電阻，則計算得到的偏置電流I_B近似為零溫度系數。

參考電壓生成電路集成在芯片上，因此偏置電流I_B的溫度系數會影響環形振蕩器的輸出頻率，在該實施例中，通過帶隙基準電壓源控制生成低溫度系數的參考電壓，并利用串聯的具有正溫度系數的電阻和具有負溫度系數的電阻對電阻R_B進行溫度補償，得到近似零溫度系數的電阻R_B，因此計算得到的偏置電流I_B近似為零溫度系數，也就降低了溫度系數對輸出的振蕩頻率的影響。

可選地，第三電阻R_B+為低阻值多晶硅電阻，第四電阻R_B-為高阻值多晶硅電阻。

可選地，第三電阻R_B+和第四電阻R_B-為電阻可調陣列。為了將電阻R_B調整為零溫度系數，可以采用具有正溫度系數和具有負溫度系數的電阻可調陣列進行溫度系數的調整，即多個具有正溫度系數的電阻和多個具有負溫度系數的電阻。

可選地，圖4是本實施例的環形振蕩結構，該環形振蕩結構包括首尾相連的多個反相器，圖中僅示意性的示出三個反相器，其中，多個反相器中的任意一個反相器包 括：第二PMOS晶體管P7，柵極與偏置電路的偏置電壓輸出端相連接，漏極連接至電源；第三PMOS晶體管P8，漏極與第二PMOS晶體管的源極相連接；第五NMOS晶體管N4，柵極與第三PMOS晶體管P8的柵極相連接并輸出VIN，漏極與第三PMOS晶體管P8的漏極相連接，源極接地；電容Cn，一端連接在第三PMOS晶體管P8的源極和第五NMOS晶體管N4的漏極的節點處，另一端接地。反相器的電容Cn的負溫度系數被偏置電路中的電阻R的正溫度系數補償，因此，反相器的電容Cn不會影響環形振蕩器的輸出頻率。

在本實施例中，影響環形振蕩電路的偏置電流I_B、偏置電阻R和電容Cn的溫度系數均被補償，因此在該實施例輸出的振蕩頻率幾乎沒有溫度的影響，能較大程度的降低溫度對振蕩頻率的影響，解決了現有技術中降低溫度對環形振蕩電路輸出頻率的影響是增加功耗和面積的問題，達到了即減低溫度對輸出頻率的影響又不增加功耗的效果。

本申請實施例還提供了一種環形振蕩器，該環形振蕩器包括上述實施例中任意一種環形振蕩電路，利用該環形振蕩器輸出的振蕩頻率的溫度系數為60至64ppm/℃，在-40℃至100℃的溫度變化范圍內，頻率變化范圍為0.5％-1.0％。

以上所述僅是本申請的優選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本申請原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本申請的保護范圍。