Usb-c控制芯片及其保護電路和usb-c系統的制作方法
【技術領域】
[0001 ]本發明涉及電路領域，具體而言，涉及一種USB-C控制芯片及其保護電路和USB-C 系統。
【背景技術】
[0002] 支持通用串行總線C類接口標準(Universal Serial Bus Type-C，簡稱USB-C)是 支持通用串行總線（Universal Serial Bus，簡稱USB)組織最新定義的接口標準。表1是 USB-C接口引腳及傳輸信號的對應關系表。
[0003] 衷I USB-C接口引腳及傳輸信號的對應關系衷
[0005]如表1所示，在USB-C接口的引腳中傳輸以下幾類信號：
[0006] 1.傳輸USB 3.0/3.1的高速信號：TXl +引腳，TXl-引腳，TX2+引腳，TX2-引腳，RXl+ 弓丨腳，RXl-引腳，RX2+引腳，RX2-引腳；
[0007] 2.傳輸USB 2.0的高速信號:D+引腳，和D-引腳；
[0008] 3.傳輸電源信號:VBUS引腳；
[0009] 4.傳輸輔助信號:SBUl引腳和SBU2引腳；
[001 0] 5 ·傳輸配置信號:CCl引腳和CC2引腳。
[0011 ] 其中，在USB-C接口中CCl引腳和CC2引腳主要是用于進行插拔檢測，設備類型檢測 以及輔助信號通信，這兩個引腳傳輸的信號在USB-C接口中起到關鍵的作用。CCl引腳和CC2 引腳上傳輸的信號由USB-C控制芯片進行處理，由于工藝的原因，USB-C控制芯片對CCl引腳 和CC2引腳的最高容忍電壓通常小于5.5V。但是在實際的應用過程中，加在CCl引腳和CC2引 腳上的電壓可能會超過6V，導致USB-C控制芯片的內部電路被CCl引腳和CC2引腳上輸入的 高電壓損壞。
[0012] 針對相關技術中USB-C控制芯片的內部電路易被輸入的高電壓損壞的問題，目前 尚未提出有效的解決方案。
【發明內容】
[0013] 本發明的主要目的在于提供一種USB-C控制芯片及其保護電路和USB-C系統，以解 決相關技術中USB-C控制芯片的內部電路易被輸入的高電壓損壞的問題。
[0014] 為了實現上述目的，根據本發明的一個方面，提供了一種USB-C控制芯片保護電 路。該USB-C控制芯片保護電路包括:第一 NMOS晶體管，串聯在USB-C控制芯片的第一接口與 第一外部元件之間，其中，源極連接至USB-C控制芯片的第一接口，漏極連接至第一外部元 件，柵極連接閾值電壓，其中，當第一匪os晶體管的漏極電壓超過閾值電壓時，第一匪OS晶 體管的源極與漏極之間斷開，其中，第一外部元件為與USB-C控制芯片的第一接口相連接的 元件；以及第二NMOS晶體管，串聯在USB-C控制芯片的第二接口與第二外部元件之間，其中， 源極連接至USB-C控制芯片的第二接口，漏極連接至第二外部元件，柵極連接閾值電壓，其 中，當第二匪OS晶體管的漏極電壓超過閾值電壓時，第二匪OS晶體管的源極與漏極之間斷 開，其中，第二外部元件為與USB-C控制芯片的第二接口相連接的元件。
[0015] 進一步地，該USB-C控制芯片保護電路還包括:第一 PMOS晶體管，源極與第一 NMOS 晶體管的漏極相連接，柵極連接閾值電壓;第一電阻，第一端與第一 PMOS晶體管的漏極相連 接，第二端接地;第二PMOS晶體管，源極與第二NMOS晶體管的漏極相連接，柵極連接閾值電 壓；以及第二電阻，第一端與第二PMOS晶體管的漏極相連接，第二端接地。
[0016] 進一步地，第一 NMOS晶體管和第二NMOS晶體管是型號為A07404的晶體管。
[0017]進一步地，第一 PMOS晶體管和第二PMOS晶體管是型號為A0N2401的晶體管。
[0018] 為了實現上述目的，根據本發明的一個方面，提供了一種USB-C控制芯片。該USB-C 控制芯片包括本發明的USB-C控制芯片保護電路。
[0019] 為了實現上述目的，根據本發明的一個方面，提供了一種USB-C控制芯片。該USB-C 控制芯片包括:第一電阻，第一端接地;第二電阻，第一端接地;第一 NMOS晶體管，源極與第 一電阻的第二端相連接，漏極作為USB-C控制芯片的第一接口，柵極連接閾值電壓，其中，當 第一NMOS晶體管的漏極電壓超過閾值電壓時，第一NMOS晶體管的源極與漏極之間斷開；以 及第二匪OS晶體管，源極與第二電阻的第二端相連接，漏極作為USB-C控制芯片的第二接 口，柵極連接閾值電壓，其中，當第二匪OS晶體管的漏極電壓超過閾值電壓時，第二匪OS晶 體管的源極與漏極之間斷開。
[0020] 進一步地，該USB-C控制芯片還包括:第一 PMOS晶體管，源極與第一匪OS晶體管的 漏極相連接，柵極連接閾值電壓;第三電阻，第一端與第一 PMOS晶體管的漏極相連接，第二 端接地，其中，第三電阻的阻值與第一電阻的阻值相同；第二PMOS晶體管，源極與第二匪OS 晶體管的漏極相連接，柵極連接閾值電壓；以及第四電阻，第一端與第二PMOS晶體管的漏極 相連接，第二端接地，其中，第四電阻的阻值與第二電阻的阻值相同。
[0021] 為了實現上述目的，根據本發明的一個方面，提供了一種USB-C系統。該USB-C系統 包括本發明的USB-C控制芯片。
[0022] 為了實現上述目的，根據本發明的一個方面，提供了一種USB-C系統。該系統包括： USB-C控制芯片，包括:第一電阻，第一端接地;第二電阻，第一端接地;第一匪OS晶體管，源 極與第一電阻的第二端相連接，漏極作為USB-C控制芯片的第一接口，柵極連接閾值電壓， 其中，當第一匪OS晶體管的漏極電壓超過閾值電壓時，第一匪OS晶體管的源極與漏極之間 斷開；以及第二匪OS晶體管，源極與第二電阻的第二端相連接，漏極作為USB-C控制芯片的 第二接口，柵極連接閾值電壓，其中，當第二NMOS晶體管的漏極電壓超過閾值電壓時，第二 匪OS晶體管的源極與漏極之間斷開；以及USB-C連接器，第一接口與USB-C控制芯片的第一 接口相連接，第二接口與USB-C控制芯片的第二接口相連接。
[0023]進一步地，該系統還包括：電源控制芯片，電壓輸出接口與USB-C控制芯片的第一 接口和USB-C控制芯片的第二接口相連接。
[0024]本發明通過串聯在USB-C控制芯片的第一接口與第一外部元件之間的第一匪OS晶 體管，以及串聯在USB-C控制芯片的第二接口與第二外部元件之間的第二匪OS晶體管，解決 了相關技術中USB-C控制芯片的內部電路易被輸入的高電壓損壞的問題，進而達到了保護 USB-C控制芯片的內部電路的效果。
【附圖說明】
[0025] 構成本申請的一部分的附圖用來提供對本發明的進一步理解，本發明的示意性實 施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中：
[0026] 圖1是根據本發明第一實施例的USB-C控制芯片保護電路的示意圖；
[0027] 圖2是根據本發明第二實施例的USB-C控制芯片保護電路的示意圖；
[0028] 圖3是根據本發明第一實施例的USB-C控制芯片的示意圖；
[0029] 圖4是根據本發明第二實施例的USB-C控制芯片的示意圖；
[0030] 圖5是根據本發明第三實施例的USB-C控制芯片的示意圖；以及 [0031 ]圖6是根據本發明實施例的USB-C系統的示意圖。
【具體實施方式】
[0032]需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相 互組合。下面將參考附圖并結合實施例來詳細說明本發明。
[0033]為了使本技術領域的人員更好地理解本申請方案，下面將結合本申請實施例中的 附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是 本申請一部分的實施例，而不是全部的實施例。基于本申請中的實施例，本領域普通技術人 員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都應當屬于本申請保護的范 圍。
[0034]需要說明的是，本申請的說明書和權利要求書及上述附圖中的術語"第一"、"第 二"等是用于區別類似的對象，而不必用于描述特定的順序或先后次序。應該理解這樣使用 的數據在適當情況下可以互換，以便這里描述的本申請的實施例。此外，術語"包括"和"具 有"以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的 過程、方法、系統、產品或設備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清 楚地列出的或對于這些過程、方法、產品或設備固有的其它步驟或單元。
[0035] 本發明的實施例提供了一種USB-C控制芯片保護電路。
[0036] 圖1是根據本發明第一實施例的USB-C控制芯片保護電路的示意圖。如圖1所示，該 USB-C控制芯片保護電路包括:第一 NMOS晶體管10和第二NMOS晶體管20。
[0037] USB-C控制芯片用于處理USB-C接口標準中的CCl引腳和CC2引腳上傳輸的信號。 USB-C控制芯片有兩個接口，分別對應于USB-C接口標準中的CCl引腳和CC2引腳。CCl引腳和 CC2引腳不僅可以用于傳輸配置信號，還可以用于傳輸電壓，為了防止USB-C控制芯片的內 部電路被CCl引腳和CC2引腳上傳輸的高壓損壞，設計了本發明的USB-C控制芯片保護