空調伺服驅動器的工作方法及伺服驅動器的制造方法
【技術領域】
[0001]本發明涉及空調領域，具體而言，涉及一種空調伺服驅動器的工作方法及伺服驅動器。
【背景技術】
[0002]空調伺服驅動器被廣泛用于實現空調電機的精確定位以及定位調速，空調伺服驅動器內部各部件的工作方式為通過同步全局時鐘的方式來執行任務(程序)，即每個部件都包時鐘電路。
[0003]需要說明的是，上述現有的同步全局時鐘的方式來執行任務(程序)的方案會存在如下缺點:
[0004]在伺服驅動器內部，對于有同步要求的各部件，采用同步全局時鐘的方式能夠完成上位機對伺服驅動機下達的工作任務，例如，電機速度、位置信息的采樣等，但是，對于沒有同步要求的各部件，尤其是多核多處理器的伺服驅動器，仍舊采用上述同步全局時鐘的方案不能實現多處理器先后執行程序的效果。
[0005]針對上述現有的多核伺服驅動器中采用同步全局時鐘來執行程序的方案不能解決實現多處理器先后執行程序，目前尚未提出有效的解決方案。
【發明內容】
[0006]本發明實施例提供了一種空調伺服驅動器的工作方法及伺服驅動器，以至少解決現有的多核伺服驅動器中采用同步全局時鐘來執行程序的方案不能解決實現多處理器先后執行程序的技術問題。
[0007]根據本發明實施例的一個方面，提供了一種空調伺服驅動器的工作方法，包括:第一處理器接收空調控制器的操作指令；第一處理器根據操作指令執行第一程序，生成第一結果數據；在第一處理器執行第一程序之后，第一處理器向第二處理器發送第一時間脈沖，使得第二處理器根據第一時間脈沖執行第二程序，其中，第二程序以第一結果數據作為執行參數。
[0008]根據本發明實施例的另一方面，還提供了一種空調伺服驅動器，包括:第一處理器以及第二處理器，其中，第一處理器，用于空調控制器的操作指令；第一處理器還用于根據操作指令執行第一程序，生成第一結果數據并發送第一時間脈沖；第二處理器，與第一處理器建立通信關系，用于根據第一時間脈沖執行第二程序，其中，第二程序以第一結果數據作為執行參數。
[0009]在本發明實施例中，采用第一處理器接收空調控制器的操作指令；第一處理器根據操作指令執行第一程序，生成第一結果數據；在第一處理器執行第一程序之后，第一處理器向第二處理器發送第一時間脈沖，使得第二處理器根據第一時間脈沖執行第二程序，其中，第二程序以第一結果數據作為執行參數。解決了現有的多核伺服驅動器中采用同步全局時鐘來執行程序的方案不能解決實現多處理器先后執行程序的技術問題。
【附圖說明】
[0010]此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中:
[0011]圖1是根據本發明實施例的一種空調伺服驅動器的工作方法的流程圖；
[0012]圖2是根據本發明實施例的一種可選的空調伺服驅動器的工作方法示意圖；
[0013]圖3是根據本發明實施例的一種可選的空調伺服驅動器的工作方法的時序圖；
[0014]圖4是根據本發明實施例的一種可選的空調伺服驅動器的工作方法的時序圖；
[0015]圖5是根據本發明實施例的一種可選的空調伺服驅動器的工作方法的時序圖；以及
[0016]圖6是根據本發明實施例的一種空調伺服驅動器的結構示意圖。
【具體實施方式】
[0017]為了使本技術領域的人員更好地理解本發明方案，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分的實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都應當屬于本發明保護的范圍。
[0018]需要說明的是，本發明的說明書和權利要求書及上述附圖中的術語“第一”、“第二”等是用于區別類似的對象，而不必用于描述特定的順序或先后次序。應該理解這樣使用的數據在適當情況下可以互換，以便這里描述的本發明的實施例能夠以除了在這里圖示或描述的那些以外的順序實施。此外，術語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統、產品或設備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或對于這些過程、方法、產品或設備固有的其它步驟或單元。
[0019]實施例一
[0020]根據本發明實施例，提供了一種空調伺服驅動器的工作方法的實施例，需要說明的是，在附圖的流程圖示出的步驟可以在諸如一組計算機可執行指令的計算機系統中執行，并且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執行所示出或描述的步驟。
[0021]圖1是根據本發明實施例的空調伺服驅動器的工作方法，該空調伺服驅動器可以為多核驅動器，該空調驅動器可以至少包括第一處理器以及第二處理器，如圖1所示，該方法可以包括如下步驟:
[0022]步驟S12，第一處理器接收空調控制器的操作指令。
[0023]在上述步驟S12中，第一處理器接收上位機即上述空調控制器發送的操作指令。
[0024]步驟S14，第一處理器根據操作指令執行第一程序，生成第一結果數據。
[0025]在上述步驟S14中，第一處理器可以根據接收到的操作指令執行伺服驅動器的存儲器中存儲的第一程序，第一程序的執行結果為上述第一結果數據。
[0026]步驟S16，在第一處理器執行第一程序之后，第一處理器向第二處理器發送第一時間脈沖，使得第二處理器根據第一時間脈沖執行第二程序，其中，第二程序以第一結果數據作為執行參數。
[0027]在上述步驟S16中，上述第二處理器可以與第一處理器通過總線(并口、SPI以及UART總線)連接，第一處理器處理完上述第一程序之后，可以向第二處理器發送第一時間脈沖信號，上述第二處理器可以根據上述第一時間脈沖信號執行存儲器中存儲的第二程序。
[0028]需要說明的是，在本實施例中，第一處理器處理完第一程序之后，可以向第二處理器發送脈沖信號即上述第一時間脈沖信號，上述第一時間脈沖信號可以用于提醒第二處理器第一處理器已經處理完程序，第二處理器在接收到脈沖信號之后，可以執行第二程序。
[0029]本發明實施例首先通過第一處理器接收空調控制器的操作指令，然后，第一處理器根據操作指令執行第一程序，生成第一結果數據；最后，在第一處理器執行第一程序之后，第一處理器向第二處理器發送第一時間脈沖，使得第二處理器根據第一時間脈沖執行第二程序，其中，第二程序以第一結果數據作為執行參數，解決了現有的多核伺服驅動器中采用同步全局時鐘來執行程序的方案不能解決實現多處理器先后執行程序。與現有技術相比，本方案可以實現控制多核伺服器中的兩個芯片(處理器)先后工作的效果。
[0030]在一種優選的實施例中，上述第一處理器可以為DSP，上述第二處理器可以為FPGA，在本實施例中，DSP在處理完第一程序的時候，可以向FPGA發送一個時間脈沖，FPGA在接收到時間脈沖之后，可以確定DSP已經處理完畢第一程序，FPGA則處理第二程序。本實施例可以實現控制DSP與FPGA先后工作(按照時序工作)。
[0031]在一種可選的實施例中，步驟S16，第一處理器向第二處理器發送第一時間脈沖，使得第二處理器根據第一時間脈沖執行第二程序的步驟可以包括:
[0032]步驟S161，第二處理器接收第一時間脈沖。
[0033]步驟S162，第二處理器在延遲第一預設時長之后執行第二程序。
[0034]在上述步驟S161至步驟S162中，第二處理器在接收到第一脈沖之后，可以第一預設時長之后執行第二程序。
[0035]在一種可選的實施例中，在步驟S16第二處理器根據第一時間脈沖執行第二程序之后，本實施例提供的方法還包括:
[0036]步驟S17，第二處理器在延遲第二預設時長之后向第一處理器發送第二時間脈沖。
[0037]在上述步驟S17中，第二處理器在處理完第二程序之后，可以在延遲第二預設時長之后再向第一處理器發送上述第二時間脈沖。
[0038]在一種可選地的實施例中，第二處理器將執行第二程序生成的第二結果數據發送至總線，其中，在步驟S17第二處理器在延遲第二預設時長之后向第一處理器發送第二時間脈沖之后，本實施例提供的方法還包括:
[0039]步驟S18，第一處理器根據第二時間脈沖獲取總線上的第二結果數據。
[0040]在上述步驟S18，第一處理器與第二處理可以通過總線連接，第二處理器可以將執行第二程序的第二結果數據發送至總線，第一處理器在接收到第二處理器發送的上述第二時間脈沖之后，可以從總線上述獲取上述第二結果數據。
[0041]步驟S19，第一處理器執行第三程序，其中，第三程序以第二結果數據作為執行參數。
[0042]在上述步驟S19中，上述第一處理器可以采取上述第二結果數據作為第三程序的執行參數，并生成執行結果數據。
[0043]在一種可選的實施例中，在步驟S19，DSP執行第三程序之后，本實施例提供的方法還包括:
[0044]步驟S20，第一處理器將第三程序的執行結果數據反饋至所空調控制器。
[0045]在上述步驟S20中，第一處理器可以將上述第三程序的執行結果數據反饋至空調控制器。
[0046]在一種可選的實施中，第一處理器可以為DSP，第二處理器可以為FPGA，如圖2所示，DSP與FPGA通過總線連接，DSP可以通過IRQ信號線發送第一時間脈沖，FPGA可以通過ACK信號線發送第二時間脈沖。
[0047]下面以DSP與FPGA為例，介紹本申請的一種優選的實施例:
[0048]圖3為DSP與FPGA工作的時序圖，從圖3中的時序圖可知，本實施例可以為如下步驟:
[0049]步驟S30，DSP處理完A1程序，通過IRQ信號線給FGPA —個脈沖信號。
[0050]在上述步驟S30中，DSP在處理完A1程序之后，可以將處理A1程序的結果數據發送至總線。
[0051]步驟32，FPGA接收到IRQ脈沖信號后，根據設定延時tl后處理B1