動(dòng)態(tài)靜電放電鉗位電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)靜電防護(hù)領(lǐng)域，具體而言，涉及一種動(dòng)態(tài)靜電放電鉗位電路。
【背景技術(shù)】
[0002]隨著半導(dǎo)體制造業(yè)工藝的快速發(fā)展，超薄柵氧化層和薄電介質(zhì)的器件增多，靜電放電(Electro-Static Discharge,ESD)逐漸成為芯片故障的主要因素。因此，對(duì)于亞微米及以下器件電路結(jié)構(gòu)的模塊，芯片內(nèi)部ESD 二級(jí)保護(hù)電路是不可或缺的。
[0003]對(duì)于較大的模擬電路模塊，由于電源域間大量的緩沖晶體管具有分擔(dān)ESD電流的能力，相對(duì)于每一個(gè)晶體管而言所承受的ESD電流會(huì)降低，一般不會(huì)造成嚴(yán)重的損害。但是對(duì)于小電源模塊，自身沒(méi)有大量的晶體管來(lái)分散ESD電流，故很容易造成損害，這種模塊完全依賴(lài)內(nèi)部的ESD保護(hù)電路去吸收ESD電流，即使ESD的余留下的尾波都有可能對(duì)這個(gè)模塊中的微小模塊造成嚴(yán)重的損傷。現(xiàn)有的內(nèi)部ESD保護(hù)電路由于時(shí)間參數(shù)不夠難以做到充分保護(hù)，增加ESD電流吸收時(shí)間參數(shù)將是很重要的改進(jìn)。
[0004]在相關(guān)技術(shù)中，ESD保護(hù)電路鉗位在電源和地之間。它保護(hù)半導(dǎo)體芯片中的核心電路。ESD保護(hù)電路是用于驅(qū)動(dòng)一個(gè)N溝道鉗位晶體管的柵極的動(dòng)態(tài)電路。當(dāng)其柵極被ESD事件期間驅(qū)動(dòng)到高位時(shí)鉗位晶體管將電流從電源分流到地。分壓器產(chǎn)生驅(qū)動(dòng)第一反相器的感應(yīng)電壓。檢測(cè)電壓通常比第一反相器的開(kāi)關(guān)閾值低得多。當(dāng)ESD電壓到達(dá)尖峰時(shí)，檢測(cè)電壓上升，高于開(kāi)關(guān)閾值，切換所述第一反相器的輸出。一串反相器被第一反相器驅(qū)動(dòng)，而最后一個(gè)反相器驅(qū)動(dòng)鉗位晶體管的柵極。當(dāng)鉗位晶體管開(kāi)啟時(shí)，一個(gè)延伸的η溝道晶體管驅(qū)動(dòng)該最后一個(gè)反相器輸入到低位，從而延長(zhǎng)放電時(shí)間。一個(gè)滯后P溝道晶體管驅(qū)動(dòng)第一反相器的輸出為高電平，延遲鉗位晶體管的導(dǎo)通。從而增加觸發(fā)保護(hù)電路所需的電壓。
[0005]在目前的電接地的ESD鉗位電路中，通過(guò)R-C(電阻-電容)電路來(lái)檢測(cè)ESD事件，通過(guò)調(diào)大節(jié)R-C參數(shù)可以?xún)?yōu)化導(dǎo)通時(shí)間參數(shù)，因此，如果要增加時(shí)間常數(shù)則需要增加電阻和電容的參數(shù)，從而增加了電路的面積,而且過(guò)大的電阻和電容參數(shù)也會(huì)導(dǎo)致電路工作上電時(shí)的電源到地的ESD鉗位電路產(chǎn)生大峰值的電流泄漏；另外,相關(guān)技術(shù)的ESD鉗位電路結(jié)構(gòu)存在局限性，導(dǎo)致性能很難提高。
【發(fā)明內(nèi)容】
[0006]針對(duì)相關(guān)技術(shù)中的上述問(wèn)題，本發(fā)明提供了一種動(dòng)態(tài)ESD鉗位電路，以至少解決上述問(wèn)題。
[0007]根據(jù)本發(fā)明，提供了一種動(dòng)態(tài)靜電放電(ESD)鉗位電路，包括:一個(gè)VCC電壓電源8 ;—個(gè)VSS接地電源9 ;一個(gè)用于ESD檢測(cè)的柵極耦合晶體管3 ;連接在VCC電壓電源8和柵極耦合晶體管3的柵極之間的耦合電容器I ;連接在柵極耦合晶體管3和VSS接地電源9的柵極之間的一系列電阻2 ;鉗位晶體管7，為多叉指結(jié)構(gòu)，連接在VCC電壓電源8和VSS接地電源9之間，用于在柵極電壓的控制下導(dǎo)通與VSS接地電源9之間的通路以泄放ESD電流；反相器4，連接在柵極耦合晶體管3的漏極和鉗位晶體管7的柵極之間，在ESD事件發(fā)生時(shí)，觸發(fā)鉗位晶體管7的柵極與漏極端子耦合；反饋晶體管5，連接在鉗位晶體管7的柵極與柵極耦合晶體管3的漏極之間，在VCC電壓電源8開(kāi)啟時(shí)導(dǎo)通VCC電壓電源8到反相器4的輸入極之間的電路連接；連接在鉗位晶體管7的柵極和VSS接地電源9的柵極之間的電阻6。
[0008]通過(guò)本發(fā)明，采用比RC檢測(cè)電路更為簡(jiǎn)單和敏感的柵極耦合晶體管來(lái)檢測(cè)ESD事件，通過(guò)柵極耦合可以均勻地導(dǎo)通電路，并且，能夠快速地響應(yīng)，從而可以在超薄柵氧化層和薄電介質(zhì)應(yīng)用的微型設(shè)備上實(shí)現(xiàn)更好的ESD保護(hù)。
【附圖說(shuō)明】
[0009]此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中:
[0010]圖1示出了根據(jù)本發(fā)明實(shí)施例的動(dòng)態(tài)ESD鉗位電路的電路圖；
[0011]圖2示出了本發(fā)明實(shí)施例中電源上電時(shí)的動(dòng)態(tài)VCC-TO-VSS ESD鉗位電路的波形圖；
[0012]圖3示出了相關(guān)技術(shù)中的動(dòng)態(tài)VCC-TO-VSS ESD鉗位電路的電路圖；
[0013]圖4示出了 ESD事件期間圖1所示的電路、圖3所示的電路以及將圖3的電路中的電阻11的電阻值擴(kuò)大8倍的電路的漏電模擬圖。
【具體實(shí)施方式】
[0014]下文中將參考附圖并結(jié)合實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明。需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0015]圖1示出了根據(jù)本發(fā)明實(shí)施例的動(dòng)態(tài)ESD鉗位電路的電路圖，如圖1所示，本實(shí)施例中的動(dòng)態(tài)ESD鉗位電路包括:一個(gè)VCC電壓電源8 ;—個(gè)VSS接地電源9 ;一個(gè)用于ESD檢測(cè)的柵極耦合晶體管3 ;連接在VCC電壓電源8和柵極耦合晶體管3的柵極之間的耦合電容器I ;連接在柵極耦合晶體管3和VSS接地電源9的柵極之間的一系列電阻2 ;鉗位晶體管7，為多叉指結(jié)構(gòu)，連接在VCC電壓電源8和VSS接地電源9之間，用于在柵極電壓的控制下導(dǎo)通與VSS接地電源9之間的通路以泄放ESD電流；反相器4，連接在柵極耦合晶體管3的漏極和鉗位晶體管7的柵極之間，在ESD事件發(fā)生時(shí)，觸發(fā)鉗位晶體管7的柵極與漏極端子耦合；反饋晶體管5，連接在鉗位晶體管7的柵極與柵極耦合晶體管3的漏極之間，在VCC電壓電源8開(kāi)啟時(shí)導(dǎo)通VCC電壓電源8到反相器4的輸入極之間的電路連接；連接在鉗位晶體管7的柵極和VSS接地電源9的柵極之間的電阻6。
[0016]在本實(shí)施例中，鉗位晶體管7可以為一個(gè)大的多個(gè)手指η溝道晶體管，用于將ESD電流從VCC電壓電源8分流到VSS接地電源9。鉗位晶體管7將VCC電壓控制在超薄柵氧化層擊穿電壓之下，從而保護(hù)核心電路10不被靜電放電所破壞。
[0017]在本實(shí)施例中，鉗位晶體管7的柵極由反相器4驅(qū)動(dòng)，柵極觸發(fā)使η溝道晶體管比之柵極接地晶體管會(huì)更快地導(dǎo)通，因?yàn)?，柵極接地晶體管的導(dǎo)通取決于漏極-襯底結(jié)的擊穿。當(dāng)鉗位晶體管7的柵極節(jié)點(diǎn)S2被反相器4驅(qū)動(dòng)為高電平時(shí)，在η溝道晶體管將電流從VCC電壓電源傳導(dǎo)至VSS接地。當(dāng)鉗位晶體管7的柵極節(jié)點(diǎn)S2被反相器4拉低，η溝道晶體管里的電流消失。
[0018]節(jié)點(diǎn)S2的導(dǎo)通控制可以使鉗位晶體管7均勻和充分地分流ESD電流，并且，在本實(shí)施例中，節(jié)點(diǎn)S2的關(guān)斷控制更敏感以抗電噪聲。評(píng)估ESD鉗位電路的設(shè)計(jì)是否合理的重要要素是:首先ESD鉗位電路對(duì)其他功能電路影響不大，在正常工作條件下大的ESD保護(hù)器件無(wú)嚴(yán)重電流泄漏；其次ESD鉗位電路能夠均勻和充分的ESD放電。因此，本實(shí)施例中的ESD鉗位電路可以很好的滿(mǎn)足對(duì)ESD鉗位電路的需求。
[0019]在本實(shí)施例中，反饋晶體管5可以是柵極由S2控制的一個(gè)P溝道晶體管，一旦柵極節(jié)點(diǎn)S2的電壓(Vg)與VCC電壓電源之間的電壓差達(dá)到開(kāi)啟電壓(Vth)時(shí)，反饋晶體管5導(dǎo)通，從而拉高節(jié)點(diǎn)SI。在正常工作條件下，節(jié)點(diǎn)SI為高位而柵極節(jié)點(diǎn)S2由反相器4驅(qū)動(dòng)到低電平，迅速關(guān)閉鉗位晶體管7。
[0020]在ESD事件下，VCC電壓電源在納秒時(shí)間內(nèi)迅速上升，在柵極耦合晶體管3檢測(cè)到ESD事件后觸發(fā)導(dǎo)通，與反饋晶體管5形成競(jìng)爭(zhēng)關(guān)系，迅速觸發(fā)節(jié)點(diǎn)SI為低電平，反相器4的輸出變化為高電平VCC作用到柵極節(jié)點(diǎn)S2上，反饋晶體管5的反饋結(jié)果被反相器4限制和關(guān)閉，從而使得鉗位晶體管7通道傳導(dǎo)ESD放電到VSS接地電源9。
[0021]在電源開(kāi)啟的條件下，假設(shè)VCC電壓電源8在微秒或毫秒的上升，反相器4中的NMOS導(dǎo)通，PMOS截止，從而拉低節(jié)點(diǎn)S2上的電位，反饋晶體管5有效的導(dǎo)通，正向促進(jìn)反相器的NMOS導(dǎo)通，驅(qū)動(dòng)反相器4的輸出柵極節(jié)點(diǎn)SI為高電平。并且，在柵極節(jié)點(diǎn)S2為低電平，加速反饋晶體管5拉起節(jié)點(diǎn)SI和下拉柵極節(jié)點(diǎn)S2，從而使得鉗位晶體管7在整個(gè)上電過(guò)程中不能工作。
[0022]在本實(shí)施例中，鉗位晶體管7是一個(gè)大的多個(gè)手指的η溝道晶體管，在柵氧化層和漏極端子之間有寄生電容，它可與電阻器6 —起用來(lái)構(gòu)造一個(gè)柵極耦合電路，以幫助這個(gè)大的多