用于驅控具有對稱接地的中間電路的橋式電路的驅控系統的制作方法
【技術領域】
[0001]本發明描述了一種驅控系統，其具有可集成的組件(例如驅控電路)以及用于將具有第一參考電位的上級的(Ubergeordnet)控制裝置的輸入信號傳遞至用于直接驅控分別具有不同的參考電位的半導體開關的驅動級的多個傳遞級，其中，半導體開關構造成具有對稱接地的中間電路的半橋電路。橋式電路通常作為本領域常見地實施為功率半導體模塊的單相、兩相、三相橋式電路所公知。在此，單相半橋電路構造出多個功率電子電路的基本模塊。在半橋電路的設計方案中，兩個半導體開關，即第一下部的所謂的下位(Β0Τ-)半導體開關(也公知為低側開關)和第二上部的所謂的上位(Τ0Ρ-)半導體開關(也公知為高側開關)串聯布置。此類半橋電路本領域常見地具有與電流壓中間電路的連接。半橋電路的輸出端構造為交變電壓接頭并與負載連接。
【背景技術】
[0002]通過交替地切換上位和下位半導體開關，半橋的輸出電壓在中間電路并且因此也在半橋本身的正和負電壓接頭的固定的電壓值之間變化。因為由此存在兩個穩態的電壓狀態，所以此類半橋電路也被稱為兩電平逆變器。
[0003]直流電壓中間電路的本領域常見的設計方案是具有對稱接地的設計方案和具有非對稱接地的設計方案。在對稱接地的情況下，直流電壓中間電路具有兩個串聯的相同的子中間電路，它們由正和負電壓接頭供電。在兩個子中間電路的中間的共同的連接部被稱為中性節點，并且在本領域常見的是將其接地。在非對稱的設計方案中，本領域常見的是將負電壓接頭接地。
[0004]如下更復雜的半橋電路也是普遍公知的，在這些半橋電路中，能切換三個或更多的穩態的電壓狀態。這些半橋電路被稱為多電平逆變器。多電平逆變器的優點在于，輸出電壓的走向可以更近地接近期望的正弦形的走向。由此可以減少總諧波失真(TotalHarmonic Distort1n,THD),由此可以使用更小且更廉價的電源濾波器。另一方面,相對于兩電平逆變器，借助多電平逆變器可以利用更低的切換頻率達到THD的相同的值，由此產生更低的切換損失。但在多電平逆變器中不利的是用于調節的提高的耗費以及更高數量的必需的結構元件和驅控電路。
[0005]多電平逆變器的最簡單的設計方案是具有剛好三個可切換的電壓狀態的三電平逆變器。原則上，公知有用于三電平逆變器的兩個拓撲結構，即，NPC(Neutral PointClamp,中點箝位型)拓撲結構和TNPC (T-type Neutral Point Clamp,中點箝位T型)拓撲結構，其中，利用子中間電路在中性節點處的對稱接地的供應是共同的，其中，中性節點用作第三電壓狀態。
[0006]用于功率橋式電路的驅控系統在本領域常見的是由多個子電路或功能塊構成。上級的控制電路的控制信號在第一子電路，即驅控邏輯電路中被處理，并且經由其他組件輸送給相應的驅動級。次級側的驅動級根據所傳遞的驅控信號來驅控半導體開關。
[0007]在更高的通常大于40V的中間電路電壓的情況下，本領域常見的是進行初級側的電路部分與次級側的電路部分的電位分離(Potentialtrennung)，這是因為相應的電路部分處于不同的參考電位上。在此，為了電流分離(galvanische Trennung)在本領域常見的是使用脈沖變壓器、光耦合器或光波導體。
[0008]在DE 10 2010 018 997 Al中本領域常見地、示例性地公開的是，在驅控電路中使用高電壓電路(HVIC-High Voltage Integrated Circuit,高電壓集成電路)。HVIC提供了在驅控電路的初級側與次級側的電路部分之間實現電位分離的可能性，并且此外HVIC可以具有高電壓結構元件，通常是高電壓橫向M0SFET，該高電壓橫向MOSFET在所謂的電平移位器中用于在初級側與次級側的電路部分之間進行信號傳遞。DE 10 2005 043 907 Al公開了一種替選方案，其中，待傳遞的驅控信號經由電容式的傳遞路段從初級側的電路部分傳遞至次級側的電路部分。
[0009]公知且有利的是，電平移位器集成地實施為HVIC中的驅控電路的一部分。用于構造HVIC的兩個基本的絕緣技術是公知的。一方面是SOI (Silicon on Insulator,絕緣體上娃)技術，另一方面是ρη絕緣技術(Junct1n Isolat1n,結絕緣)。SOI技術提供結構元件或結構元件組的介電電位分離，但目前出于有限的抗電強度的原因，僅提供最大800V的電位差。在ρη絕緣技術中，電位差由截止極化的(sperrgepolt)pn結接收。該技術現在可提供最大1200V的電位差。
[0010]原則上，公知有不同的單片集成的電平移位器拓撲結構。簡單的拓撲結構由串聯的具有相應的截止能力的高電壓晶體管(HV晶體管)和電阻器構成。如果在第一側上，信號施加到HV晶體管的柵極上，那么該HV晶體管導通。由此產生的流過電平移位器的橫向電流導致電阻上的壓降，該壓降可以作為信號被第二側上的評估電路獲取。包含這種具有HV晶體管的電平移位器的原理決定了用于信號傳遞所必需的橫向電流路徑，從而存在有電位分離，但不存在電流分離。
[0011]在DE 101 52 930 Al中公開了一種擴展的電平移位器拓撲結構，其中，驅控信號逐步地借助多個相同類型的、級聯的電平移位器在中間電位上進行傳遞。因此能使用如下晶體管，它們僅占據整個電平移位器的所要求的截止能力的一小部分。因此，可以明顯提高電平移位器的截止能力。
[0012]DE 10 2006 037 336公開了了一種實施為η溝道型的HV晶體管的串聯電路的電平移位器。該拓撲結構具有如下優點，即，相對于根據DE 101 52 930 Al的拓撲結構，一方面減少了功率消耗并且另一方面減少了電路耗費。這尤其導致了更小的空間需求。
[0013]用于HVIC的所有提到的設計方案的共同之處在于，在電平移位器的互補的結構中，原則上也可以將信號從具有高參考電位的電路部分傳遞至具有低參考電位的電路部分。因此，該特性可以用于將信號由第二側反饋至第一側。但對此的前提是P溝道型的HV晶體管。
[0014]通過由功率半導體模塊和驅控電路組成的系統的寄生電感可以在快速切換半導體開關期間導致次級側的電路部分的相應的參考電位大多在正方向上，但也在負方向上并進而在初級側的參考電位之下的強烈的轉變。這在極大程度上出現在中、高功率的系統中，在這些系統中，尤其是大于50Α的大電流被接通。然而，大多現在可供使用的電平移位器并不設計成用于此類沿負方向的信號傳遞。公知的Pn絕緣技術也具有如下缺點，即，在參考電位在負方向上相應的轉變的情況下，在初級側與次級側的電路部分之間的截止能力喪失，并且流動的漏電流會導致寄生晶閘管結構的點火，即所謂的閉鎖(Latch-up)。這導致了功能損失并且可能導致相關電路的損壞。
[0015]由于絕緣區域的介電的絕緣性和與之相關的雙向截止能力，這種限制在SOI技術中并沒有給出，從而可以使用如下傳遞電路，這些傳遞電路即使在短暫或持續為負的次級側的參考電位的情況下仍然確保了可靠的信號傳遞和絕緣性。DE 10 2006 050 913 Al公開了一種用于下位次級側的此類電平移位器，其在SOI技術中實施有各一個上和下電平移位器分路，而在DE 10 2007 006 319 Al中公開了一種用于上位次級側的此類電平移位器，其同樣在SOI技術中實施為上和下電平移位器分路。
【發明內容】
[0016]本發明的任務在于，提出一種具有能單片集成的、用于驅控切換具有對