一種IGBT驅動信號硬件互鎖和死區設置電路的制作方法

技術領域:

本發明涉及電學領域，尤其涉及逆變器技術，特別是一種igbt驅動信號硬件互鎖和死區設置電路。

背景技術：
:

igbt—絕緣柵型晶體管，借助其工作電壓高，工作電流大，開關頻率高，驅動電路簡單的優點，目前已經成為中大型功率變頻器領域應用最為廣泛的電力電子開關元件。igbt模組因其內部封裝多個igbt單體，體積小，功率密度高，易于裝配而逐漸成為變頻器功率元件的首選。

死區時間主要是針對igbt開關管來說的，理想情況下，逆變器的單橋臂的igbt總是互補地導通和關斷。由于igbt等功率器件都存在一定的結電容，所以會造成器件導通關斷的延遲現象。一般在設計電路時已盡量降低該影響，比如盡量提高控制極驅動電壓電流，設置結電容釋放回路等。為了使igbt工作可靠，避免由于關斷延遲效應造成上、下橋臂直通，有必要設置死區時間，也就是上、下橋臂同時關斷時間。死區時間可有效地避免延遲效應所造成的一個橋臂未完全關斷、而另一橋臂又處于導通狀態，避免直通損害模塊。因此，在實際應用中，使同一橋臂的上下igbt的導通和關斷錯開一定的時間，即死區時間，以保證同一橋臂的上下igbt總是不能直通。

現有的igbt的驅動系統缺乏有效的互鎖功能，同時也存在無法實現最小死區設置的情況。新能源汽車發展速度加快，汽車安全綜合功能越來越受到整車廠商的重視。igbt的上下橋直通對于功能安全是致命的危害，當igbt上下橋直通整個igbt模組會燒毀，控制器損壞甚至會影響整車的安全，所以必須加入死區時間。死區時間當然越小越好，但是之所以設置死區時間是為了安全，因此又不可沒有。

最佳的設置是，在保證安全的前提下，越小越好。以不炸功率管、輸出不短路為目的。死區時間就是pwm輸出時，為了使h橋或半h橋的上、下管不會因為開關速度問題發生同時導通而設置的一個保護時段。由于igbt(絕緣柵極型功率管)等功率器件都存在一定的結電容，所以會造成器件導通關斷的延遲現象。一般在設計電路時已盡量降低該影響，比如盡量提高控制極驅動電壓電流，設置結電容釋放回路等。為了使igbt工作可靠，避免由于關斷延遲效應造成上、下橋臂直通，有必要設置死區時間，死區時間可有效地避免延遲效應所造成的上橋臂未完全關斷，而相對應的下橋臂又處于導通的狀態，避免直通炸模塊。死區時間大，模塊工作更加可靠，但會帶來輸出波形的失真及降低輸出效率。死區時間小，輸出波形要好一些，只是會降低可靠性，一般為us級。一般來說死區時間是不可以改變的，只取決于功率元件制作工藝。

技術實現要素：
：

本發明的目的在于提供一種igbt驅動信號硬件互鎖和死區設置電路，所述的這種igbt驅動信號硬件互鎖和死區設置電路要解決現有技術中的igbt驅動過程中的驅動信號失效導致的igbt直通的技術問題。

本發明的這種igbt驅動信號硬件互鎖和死區設置電路，包括第一上拉電阻器、第二上拉電阻器、第三電阻器、第四電阻器、第五電阻器、第六電阻器、第一電容器、第二電容器、第三電容器、第四電容器、第一二極管、第二二極管、第一與非門芯片、第二與非門芯片、第三非門芯片、第四與非門芯片、第五與非門芯片和第六非門芯片，其中，所述的上橋輸入信號通過第三電阻器連接第一與非門芯片的兩個輸入腳，所述的第三電阻器通過第三電容器連接地端，第一與非門芯片的兩個輸入腳連接第二與非門芯片的第一輸入腳，所述的第一與非門芯片的輸出端連接第一二極管的陰極，所述的第一二極管的陽極連接第五與非門芯片的第一輸入腳，并通過第一上拉電阻器連接電源端，通過第五電阻器和第一電容器連接地端，所述的下橋輸入信號通過第四電阻器連接第四與非門芯片的兩個輸入腳，所述的第四電阻器通過第四電容器連接地端，第四與非門芯片的兩個輸入腳連接第五與非門芯片的第二輸入腳，所述的第四與非門芯片的輸出端連接第二二極管的陰極，所述的第二二極管的陽極連接第二與非門芯片的第二輸入腳，并通過第二上拉電阻器連接電源端，通過第六電阻器和第二電容器連接地端，所述的第二與非門芯片的輸出端通過第三非門芯片輸出上橋驅動輸出信號，所述的第五與非門芯片的輸出端通過第六非門芯片輸出下橋驅動輸出信號。

進一步的，所述第一與非門芯片、第二與非門芯片、第四與非門芯片、第五與非門芯均為施密特與非門芯片，所述的第三非門芯片和第六非門芯片均為施密特非門芯片。

本發明和已有技術相比較，其效果是積極和明顯的。本發明的這種igbt驅動信號硬件互鎖和死區設置電路主要是通過施密特與非門和施密特非門實現，死區設置主要通過定時電阻器和電容實現。本發明實現了igbt驅動信號硬件互鎖、硬件死區時間設置，當電路上橋輸入信號和下橋輸入信號之間的死區時間大于電路設置的死區時間，則系統會忽略電路設置的死區時間按照系統設置的死區時間給定死區時間；當上橋輸入信號和下橋輸入信號之間的死區時間小于電路設置的最小死區時間，則系統強制按照已經設置的最小死區時間給定死區時間，從而整個igbt驅動更加安全更加有效提高整個控制系統的功能安全的等級。

本發明的有益效果在于，避免了在cpu軟件錯誤和跑飛的情況下igbt上下橋直通風險，提高控制器功能的安全的等級。

附圖說明：

圖1是igbt驅動系統原理框圖。

圖2是本發明的igbt驅動信號硬件互鎖和死區設置電路的示意圖。

圖3是本發明的上橋信號高電平轉低電平死區設置電容充電示意圖。

圖4是本發明的下橋信號低電平轉高電平死區設置電容放電示意圖。

具體實施方式：

實施例1:

如圖1所示，是igbt驅動系統原理框圖，模塊1代表輸入信號處理模塊及igbt驅動信號互鎖和硬件死區設置電路，模塊2代表驅動芯片模塊，模塊3代表驅動功率提升模塊，模塊4代表igbt模塊。

如圖2、圖3和圖4所示，本發明的這種igbt驅動信號硬件互鎖和死區設置電路，包括第一上拉電阻器r1、第二上拉電阻器r2、第三電阻器r3、第四電阻器r4、第五電阻器r5、第六電阻器r6、第一電容器c1、第二電容器c2、第三電容器c3、第四電容器c4、第一二極管d1、第二二極管d2、第一與非門芯片u1、第二與非門芯片u2、第三非門芯片u3、第四與非門芯片u4、第五與非門芯片u5和第六非門芯片u6，其中，所述的上橋輸入信號intop通過第三電阻器r3連接第一與非門芯片u1的兩個輸入腳，所述的第三電阻器r3通過第三電容器c3連接地端gnd，第一與非門芯片u1的兩個輸入腳連接第二與非門芯片u2的第一輸入腳，所述的第一與非門芯片u1的輸出端連接第一二極管d1的陰極，所述的第一二極管d1的陽極連接第五與非門芯片u5的第一輸入腳，并通過第一上拉電阻器r1連接電源端vcc，通過第五電阻器r5和第一電容器c1連接地端gnd，所述的下橋輸入信號inbot通過第四電阻器r4連接第四與非門芯片u4的兩個輸入腳，所述的第四電阻器r4通過第四電容器c4連接地端gnd，第四與非門芯片u4的兩個輸入腳連接第五與非門芯片u5的第二輸入腳，所述的第四與非門芯片u4的輸出端連接第二二極管d2的陰極，所述的第二二極管d2的陽極連接第二與非門芯片u2的第二輸入腳，并通過第二上拉電阻器r2連接電源端vcc，通過第六電阻器r6和第二電容器c2連接地端gnd，所述的第二與非門芯片u2的輸出端通過第三非門芯片u3輸出上橋驅動輸出信號outtop，所述的第五與非門芯片u5的輸出端通過第六非門芯片u6輸出下橋驅動輸出信號outbot。

進一步的，所述第一與非門芯片u1、第二與非門芯片u2、第四與非門芯片u4、第五與非門芯u5均為施密特與非門芯片，所述的第三非門芯片u3和第六非門芯片u6均為施密特非門芯片。

本發明的硬件互鎖和死區設置主要是通過施密特與非門和施密特非門實現。死區設置主要通過定時電阻器和電容實現，詳細電路原理如下：

(一)上橋驅動輸入信號intop為低電平，下橋驅動輸入信號inbot為低電平。輸入信號intop經過第三電阻器r3、第三電容器c3低通濾波后成intop-1低電平信號，再經過第一與非門芯片u1后輸出為高電平信號out1,高電平信號out1通過第一反并二極管d1后形成高電平信號out1-1輸出到第五與非門芯片u5輸入腳，同時低電平信號intop-1輸入到第二與非門芯片u2。輸入信號inbot經過第四電阻器r4、第四電容器c4低通濾波后成inbot-1低電平信號，再通過第四與非門芯片u4后輸出高電平信號out3,高電平信號out3通過第二反并二極管d2后形成高電平信號out3-1輸出到第二與非門芯片u2輸入腳，同時inbot-1低電平信號輸入到第五與非門芯片u5。第二與非門芯片u2兩個輸入信號分別為低電平信號intop-1和高電平信號out3-1，經過邏輯運算后第二與非門芯片u2輸出為高電平信號out2,高電平信號out2輸入到第三非門芯片u3經過邏輯非后輸出上橋驅動輸出信號outtop,outtop為低電平。第五與非門芯片u5兩個輸入信號分別為低電平信號inbot-1和高電平信號out1-1，經過邏輯運算后第五與非門芯片u5輸出為高電平信號out4,高電平信號out4輸入到第六非門芯片u6經過邏輯非運算后輸出下橋驅動輸出信號outbot,outbot為低電平。因此上橋驅動輸入信號intop為低電平，下橋驅動輸入信號inbot為低電平，經過互鎖電路后最終輸出信號為上橋驅動輸出信號outtop為低電平信號，下橋驅動輸出信號outbot為低電平信號，沒有改變原有信號的電平特性。

(二)上橋驅動輸入信號intop為高電平，下橋驅動輸入信號inbot為低電平。高電平信號intop經過第三電阻器r3、第三電容器c3低通濾波后成intop-1高電平信號，再經過第一與非門芯片u1通過邏輯運算后輸出為低電平out1,低電平out1信號通過第一反并二極管d1后形成高電平信號out1-1輸出到與非門芯片u5輸入腳，同時高電平信號intop-1輸入到第二與非門芯片u2。inbot低電平信號經過r4、c4低通濾波后成inbot-1低電平信號后輸入到與非門芯片u4經過邏輯運算后u4則輸出為高電平out3,高電平out3信號通過反并二極管d3后形成高電平信號out3-1輸出到與非門芯片u2輸入腳，同時低電平信號inbot-1輸入到第五與非門芯片u5。第二與非門芯片u2兩個輸入信號分別為高電平信號intop-1和高電平信號out3-1，經過邏輯運算后第二與非門芯片u2輸出為低電平信號out2,低電平信號out2輸入到第三非門芯片u3經過邏輯非后輸出上橋驅動輸出信號outtop,outtop為高電平。第五與非門芯片u5兩個輸入信號分別為低電平信號inbot-1和低電平信號out1-1，經過邏輯運算后第五與非門芯片u5輸出為高電平信號out4,高電平信號out4輸入到第六非門芯片u6，經過邏輯非運算后輸出下橋驅動輸出信號outbot,outbot為低電平。因此上橋驅動輸入信號intop為高電平，下橋驅動輸入信號inbot為低電平，經過互鎖電路后最終輸出信號為上橋驅動輸出信號outtop高電平，下橋驅動輸出信號outbot低電平，沒有改變原有信號的電平特性。

(三)上橋驅動輸入信號intop為低電平，下橋驅動輸入信號inbot為高電平。intop信號經過第三電阻器r3、第三電容c3低通濾波后成intop-1低電平信號，再通過第一與非門芯片u1后輸出為高電平out1,高電平out1信號通過第一反并二極管d1后形成高電平信號out1-1輸出到第五與非門芯片u5輸入腳，同時intop-1低電平信號輸入到第二與非門芯片u2。inbot信號經過第四電阻器r4、第四電容器c4低通濾波后成inbot-1高電平信號后輸入到第四與非門芯片u4,u4則輸出為低電平out3,高電平out3信號通過第二反并二極管d2后形成低電平信號out3-1輸出到第二與非門芯片u2輸入腳，同時inbot-1高電平信號輸入到第五與非門芯片u5。第二與非門芯片u2兩個輸入信號分別為低電平信號intop-1和低電平信號out3-1，經過邏輯運算后第二與非門芯片u2輸出為高電平信號out2,高電平信號out2輸入到第三非門芯片u3經過邏輯非后輸出上橋驅動輸出信號outtop,outtop為低電平。第五與非門芯片u5兩個輸入信號分別為高電平信號inbot-1和高電平信號out1-1，經過邏輯運算后第五與非門芯片u5輸出為低電平信號out4,低電平信號out4輸入到第六非門芯片u6經過邏輯非運算后輸出下橋驅動輸出信號outbot,outbot為高電平。因此上橋驅動輸入信號intop為低電平，下橋驅動輸入信號inbot為高電平經過互鎖電路后最終輸出信號為上橋驅動輸出信號outtop低電平，下橋驅動輸出信號outbot高電平，沒有改變原有信號的電平特性。

(四)上橋驅動輸入信號intop為高電平，下橋驅動輸入信號inbot為高電平。intop信號經過第三電阻器r3、第三電容器c3低通濾波后成intop-1高電平信號后輸入到第一與非門芯片u1,u1則輸出為低電平out1,低電平out1信號通過第一反并二極管d1后形成低電平信號out1-1輸出到第五與非門芯片u5輸入腳，同時intop-1高電平信號輸入到第二與非門芯片u2。inbot信號經過第四電阻器r4、第四電容器c4低通濾波后成inbot-1高電平信號后輸入到第四與非門芯片u4,u4則輸出為低電平out3,高電平out3信號通過第二反并二極管d2后形成低電平信號out3-1輸出到第二與非門芯片u2輸入腳，同時inbot-1高電平信號輸入到第五與非門芯片u5。第二與非門芯片u2兩個輸入信號分別為高電平信號intop-1和低電平信號out3-1，經過邏輯與非運算后第二與非門芯片u2輸出為高電平信號out2,高電平信號out2輸入到第三非門芯片u3經過邏輯非后輸出上橋驅動輸出信號outtop,outtop為低電平。第五與非門芯片u5兩個輸入信號分別為高電平信號inbot-1和低電平信號out1-1，經過邏輯與非運算后第五與非門芯片u5輸出為高電平信號out4,高電平信號out4輸入到第六非門芯片u6經過邏輯非運算后輸出下橋驅動輸出信號outbot,outbot為低電平。

通過上面互鎖電路后當cpu錯誤或者其他的干擾造成的錯誤的驅動信號，上橋驅動輸入信號intop為高電平，下橋驅動輸入信號inbot為高電平，經過互鎖電路后最終輸出信號為上橋驅動輸出信號outtop，下橋驅動輸出信號outbot同時為低電平信號。outtop、outbot同時為低電平信號就封鎖輸入信號都為高電平信號導致igbt上下橋直通帶來的風險。

死區時間設置：

死區時間的設置主要是通過定時電阻器和定時電容實現，如圖二中的第一上拉電阻器r1、第一電容器c1、第二上拉電阻器r2、第二電容器c2，根據電容充電時間常數τ＝rcv0為電容上的初始電壓值；v1為電容最終可充到或放到的電壓值；vt為t時刻電容上的電壓值。

則，vt＝v0+(v1-v0)*[1-exp(-t/rc)]

或，t＝rc*ln[(v1-v0)/(v1-vt)]

當上橋驅動輸入信號intop為高電平，下橋驅動輸入信號inbot為低電平為初始狀態，按照經典pwm調試理論，下一個狀態上橋驅動輸入信號intop為低電平，下橋驅動輸入信號inbot為高電平狀態。

初始狀態intop高電平信號經過第三電阻器r3、第三電容器c3低通濾波后成intop-1高電平信號后輸入到第一與非門芯片u1,u1則輸出為低電平out1,當intop高電平下降為低電平時out1輸出高電平，第一二極管d1反向截止，電源vcc通過第一上拉電阻器r1、第五電阻器r5對第一電容器c1充電，經過一定時間后out1-1信號才能充到第五與非門芯片u5輸入信號最低識別的高電平，調節不同的第一上拉電阻器r1、第一電容器c1就可以調節不同充電時間。充電完成后out1-1高電平與已經翻轉為高電平inbot-1信號輸入到第五與非門芯片u5,u5輸出低電平信號out4,out4輸入到第六非門芯片u6輸出高電平信號下橋驅動輸出信號outbot，outbot高電平信號正是pwm調試需要的下一個狀態的信號，具體充電路徑如圖三所示。

初始狀態inbot低電平信號經過第四電阻器r4、第四電容器c4低通濾波后成inbot-1低電平信號后輸入到第一與非門芯片u1,u1則輸出為高電平out3則out3-1為高電平,當inbot低電平上升到高電平時out3輸出低電平，第一二極管d1正向導通，out3-1高電平第二電容器c2通過第六電阻器r6、第二二極管d2放電,經過一定時間后out3-1信號才能放到第五與非門芯片u5輸入信號最高識別的高電平，調節不同的第六電阻器r6、第二電容器c2就可以調節不同放電時間。放電完成后out3-1低電平與已經翻轉為低電平intop-1信號輸入到第二與非門芯片u2,則u2輸出高電平信號out2,out2輸入到第六非門芯片u6輸出低電平信號上橋驅動輸出信號outtop，outtop低電平信號正是pwm調試需要的下一個狀態的信號,具體放電路徑如圖四所示。

通過以上電路分析,①當輸入信號intop和inbot之間的死區時間td大于第一電容器c1充電時間tc和第二電容器c2放電時間tdis之和，則這個電路會忽略tc和tdis按照系統設置的死區時間td給定死區時間；②當輸入信號intop和inbot之間的死區時間td小于第一電容器c1充電時間tc和第二電容器c2放電時間tdis之和，則這個電路會按照tc和tdis之和設置系統最小死區時間。

這樣設置死區時間帶來的益處是，不干涉系統正常時設置的死區時間，不會影響系統正常運行，當系統故障時最小死區的插入保障了系統安全。由于本發明所有的第一與非門芯片u1、第二與非門芯片u2、第四與非門芯片u4、第五與非門芯片u5和第三非門芯片u3、第六非門芯片u6都具有施密特輸入,所以vp與vn有一定vh這樣避免導致誤觸發,從而使得邏輯電路具有信號防抖動的功能。