一種DCM開關電源變換器控制死區時間的電路及其方法與流程

本發明涉及開關電源變換器，尤其是一種DCM遲滯變換器制控制死區時間的電路及其方法，在系統工作于不同負載狀態時有效的調整兩個輸出功率管之間死區時間，從而減小損耗提高電源轉化效率。

背景技術：

同步整流結構的開關電源變換器雖然控制信號相比于非同步整流開關電源變換器而言控制復雜，但是功率損耗更低，特別適合應用于低壓小功率dc-dc電源變換器中使用。其中，DCM模式下的遲滯開關電源變換器更是針對于小電流輸出情況下的首選結構。然而，在電源變換器的高、低側功率管的柵極控制信號天生存在死區時間不匹配的問題，這造成了功率的損失，阻礙了效率的提升。

圖1所示為傳統的同步整流結構開關電源變換器，包括控制電路和功率級電路兩部分。控制電路由DCM遲滯控制電路、死區時間電路以及功率管驅動電路組成，功率級電路由高、低側功率管M1、M2、電感L、負載電容Cout組成。高側PMOS功率管M1源端連接輸入電源電壓，低側NMOS功率管M2源端接地，兩功率管的漏極相連并與電感L的一端連接，連接點記為Lx。電感L的另一端與輸出濾波電容C_out相連，電容C_out另一端接地。電感L與電容C_out組成輸出濾波網絡，兩者的連接點接輸出負載R_load，高、低側功率管的柵極分別接柵端控制信號PG0、NG0。

當系統工作于DCM模式下時，其工作狀態如圖2所示，其中I_L為電感電流，I_out為輸出電流，V_ref為輸出參考電壓，V_out為系統輸出電壓。從t1時刻開始控制電路中的DCM遲滯電路檢測到V_out小于V_ref，即認為一個周期的開始，并傳輸控制信號給后一級電路。在t1～t2階段V_out小于V_ref，此時M1打開、M2關閉，電感電流從零開始上升，當充電至V_out大于V_ref時，繼續保持狀態t3時間。之后t4～t5階段，M2打開，M1關閉，電感電流逐步減小到0，此時V_out仍大于V_ref。在t6階段同時關閉M1，M2，直至V_out小于V_ref。至此完成一個周期，DCM遲滯電路再次傳輸周期性控制信號。

在整個DCM工作周期中，在功率管開關切換過程中，特別是M1關閉、M2導通的過程中，可能出現M1、M2短暫同時導通的情況，電源和地之間形成通路從而導致較大的能量損耗。所以在M1、M2的開關過程之間需要加入一定的死區時間。死區時間的長短會一定程度上影響整個系統的效率。如圖3所示，其中圖3-a展示了當死區時間過大時，即當M1關閉后，間隔較長時間后M2才打開，則在節點Lx位置，其電壓VLx從Vin將至0以后會繼續下降，直到功率管M2的寄生二極管打開，電感電流從地經M2反向抽取至輸出，寄生二極管造成額外功率損耗。圖3-b為死區時間過小的情況，當Lx節點電壓尚未下降到零時，M2已經導通，這種情況下不僅會造成功率管寄生電容能量的損失，而且有可能使得M1、M2同時導通，在電源、地之間形成尖峰電流。圖3-c展示的是最佳死去時間下系統的工作情況，即在M1關閉，VLx剛好降至M2導通壓降V_dson時，M2打開。由于導通壓降較小，可以等同于VLx下降至0。最佳死去時間會隨著功率管尺寸、系統輸入、輸出電壓、負載電流的變化而變化，不能規定為一固定值。

技術實現要素：

本發明目的是提供一種DCM遲滯變換器制控制死區時間的電路及其方法，利用延時技術提出最優死區時間的動態調整，在系統工作于不同輸入、輸出電壓以及不同負載電流情況下可以自適應的獲得最優的死區時間，將死區時間一直穩定于最優值，提升系統效能，減少功率管損耗。

為實現上述目的，本發明采用以下技術方案：一種DCM開關電源變換器制控制死區時間的電路，包括控制電路和功率級電路兩部分，控制電路包括DCM遲滯控制電路、死區時間電路以及功率管驅動電路，DCM遲滯控制電路輸出連接死區時間電路，死區時間電路產生含有死區時間的控制信號PG和NG經功率管驅動電路后輸出控制信號PG0和NG0給功率級電路，功率級電路包括高側PMOS功率管M1、低側NMOS功率管M2、電感L、輸出濾波電容C_out和輸出負載R_load，PMOS功率管M1的源極連接輸入電源電壓Vin，NMOS功率管M2的源極接地，PMOS功率管M1的漏極與NMOS功率管M2的漏極互連并與電感L的一端連接，連接點記為Lx，電感L的另一端連接輸出濾波電容C_out的一端和輸出負載R_load的一端，輸出濾波電容C_out的另一端及輸出負載R_load的另一端接地，電感L與電容C_out組成輸出濾波網絡，PMOS功率管M1的柵極和NMOS功率管M2的柵極分別連接功率管驅動電路輸出的驅動控制信號PG0和NG0；

其特征在于：控制電路中的死區時間電路采用DCM自適應死區時間控制電路，功率管驅動電路采用兩路反相器鏈構成，設置兩路過零檢測電路檢測Lx點的電壓變化，輸出兩路過零比較信號連接至DCM自適應死區時間控制電路的輸入端，在系統工作于不同輸入、輸出電壓以及不同負載電流情況下能夠自適應的獲得最優的死區時間，將死區時間一直穩定于最優值，提升系統效能，減少功率管損耗；

DCM自適應死區時間控制電路包括動態延遲單元、固定延遲單元、RS觸發器RSFF1以及或門or1、與門and1、與門and2和反相器inv15；動態延遲單元有三個輸入端口，一個端口連接前級DCM遲滯控制電路輸出的系統開關控制信號in，另外兩個端口分別連接過零檢測電路輸出的一路過零比較信號zd2和RS觸發器RSFF1的反相端Q_-端輸出的時序信號fw，動態延遲單元的輸出連接反相器inv15的輸入端和與門and2的一個輸入端，反相器inv15的輸出連接RS觸發器RSFF1的S端，RS觸發器RSFF1的Q端輸出連接與門and2的另一個輸入端，與門and2輸出一路自適應添加最優死區時間的控制信號NG并連接到或門or1的一個輸入端，或門or1的另一個輸入端連接前級DCM遲滯控制電路輸出的系統開關控制信號in，或門or1輸出另一路自適應添加最優死區時間的控制信號PG，固定延遲單元包括偶數個反相器串聯構成，其中第一個反相器的輸入端連接與門and2輸出的一路自適應添加最優死區時間的控制信號NG，最后一個反相器的輸出連接與門and1的一個輸入端，與門and1的另一個輸入端連接過零檢測電路輸出的另一路過零比較信號zd1，與門and1的輸出連接RS觸發器RSFF1的R端；

動態延遲單元包括一個上升沿觸發的D觸發器DFF1，一個2-1譯碼器MUX1，一個6位加減計數器、一個6位二進制延時線以及包括與門and3、與門and4、與門and5、與門and6與門and7，或門or2、或門or3、或門or4，或非門nor1、或非門nor2和反相器inv16構成的計數限制電路；與門and3的兩個輸入端分別連接6位加減計數器輸出的6位二進制數Q0-Q5中的Q1和Q2，與門and4的兩個輸入端分別連接6位加減計數器輸出的6位二進制數Q0-Q5中的Q3和Q4，與門and3的輸出連接與門and5的一個輸入端，與門and5的另一個輸入端連接與門and4的輸出端，與門and5的輸出端連接與門and6的一個輸入端，與門and6的另一個輸入端連接6位加減計數器輸出的6位二進制數Q0-Q5中的Q5，與門and6的輸出端連接或非門nor2的一個輸入端，或非門nor2的另一個輸入端連接或非門nor1的輸出端和與門and7的一個輸入端，或非門nor1的兩個輸入端分別連接或門or4的輸出端和6位加減計數器輸出的6位二進制數Q0-Q5中的Q5，或門or4的兩個輸入端分別連接或門or2的輸出端和或門or3的輸出端，或門or2的兩個輸入端分別連接6位加減計數器輸出的6位二進制數Q0-Q5中的Q1和Q2，或門or3的兩個輸入端分別連接6位加減計數器輸出的6位二進制數Q0-Q5中的Q3和Q4，或非門nor2的輸出端連接反相器inv16的輸入端和2-1譯碼器MUX1的控制端，反相器inv16的輸出端連接與門and7的另一個輸入端，與門and7的輸出端連接2-1譯碼器MUX1的一個輸入端，2-1譯碼器MUX1的另一個輸入端連接D觸發器DFF1的輸出Q端，D觸發器DFF1的D輸入端連接過零檢測電路輸出的過零比較信號zd2，D觸發器DFF1的時鐘端連接RS觸發器RSFF1的反相端Q_-端輸出的時序信號fw，2-1譯碼器MUX1的輸出端連接6位加減計數器的控制輸入端，6位加減計數器的時鐘端與6位二進制延時線的一個輸入端互連并連接前級DCM遲滯控制電路輸出的系統開關控制信號in，6位加減計數器輸出6位二進制數Q0-Q5至6位二進制延時線的另一個輸入端，6位二進制延時線的輸出即為動態延遲單元的輸出；

6位二進制延時線包括反相器inv17～inv22，NMOS管MN2～MN14，PMOS管MP2和MP3以及時間調整電容C1；6位加減計數器輸出6位二進制數Q0-Q5中的Q0連接反相器inv17的輸入端，NMOS管MN3的源極與NMOS管MN2的源極互連并接地，NMOS管MN3的漏極和NMOS管MN2的漏極分別連接NMOS管MN5的源極和NMOS管MN4的源極且NMOS管MN3的漏極與NMOS管MN2的漏極互連；NMOS管MN5的漏極和NMOS管MN4的漏極分別連接NMOS管MN7的源極和NMOS管MN6的源極且NMOS管MN5的漏極與NMOS管MN4的漏極互連；NMOS管MN7的漏極和NMOS管MN6的漏極分別連接NMOS管MN9的源極和NMOS管MN8的源極且NMOS管MN7的漏極與NMOS管MN6的漏極互連；NMOS管MN9的漏極和NMOS管MN8的漏極分別連接NMOS管MN11的源極和NMOS管MN10的源極且NMOS管MN9的漏極與NMOS管MN8的漏極互連；NMOS管MN11的漏極和NMOS管MN10的漏極分別連接NMOS管MN13的源極和NMOS管MN12的源極且NMOS管MN11的漏極與NMOS管MN10的漏極互連；NMOS管MN3、MN5、MN7、MN9、MN11及MN13的柵極分別連接反相器inv17、inv18、inv19、inv20、inv21及inv22的輸出端，反相器inv17、inv18、inv19、inv20、inv21及inv22的輸入端分別連接6位加減計數器輸出6位二進制數Q0-Q5中的Q0、Q1、Q2、Q3、Q4及Q5；NMOS管MN13的漏極與NMOS管MN12的漏極互連并與PMOS管MP2的漏極、時間調整電容C1的一端以及PMOS管MP3的柵極和NMOS管MN14的柵極連接在一起，時間調整電容C1的另一端和NMOS管MN14的源極均接地，PMOS管MP3的源極連接PMOS管MP2的源極并連接電源電壓Vin，PMOS管MP2的柵極與NMOS管MN2的柵極、NMOS管MN4的柵極、NMOS管MN6的柵極、NMOS管MN8的柵極、NMOS管MN10的柵極以及NMOS管MN12的柵極連接在一起并連接前級DCM遲滯控制電路輸出的系統開關控制信號in，PMOS管MP3的漏極連接NMOS管MN4的漏極并作為6位二進制延時線的輸出端；

功率管驅動電路包括兩路反相器鏈，一路反相器鏈包括依次連接的反相器ivn1～ivn6,反相器ivn1的輸入連接DCM自適應死區時間控制電路輸出的自適應添加最優死區時間的控制信號PG，反相器ivn6輸出增強的驅動控制信號PG0連接至PMOS功率管M1的柵極；另一路反相器鏈包括依次連接的反相器ivn7～ivn12,反相器ivn7的輸入連接DCM自適應死區時間控制電路輸出的自適應添加最優死區時間的控制信號NG，反相器ivn6輸出增強的驅動控制信號NG0連接至NMOS功率管M2的的柵極；兩路反相器鏈中，每一路中的各個反相器寬長比依次以自然低對數e為倍數逐級增大，以獲得最大的驅動能力；

過零檢測電路包括兩個過零檢測模塊，一個過零檢測模塊用于檢測Lx點電壓由負變為正值的瞬間，包括比較器COMP1及反相器ivn13，比較器COMP1的負極輸入端連接Lx點，正級輸入端接地，比較器COMP1的輸出經反相器ivn13輸出過零比較信號zd1；另一個過零檢測模塊用于檢測在開關電源變換器正常工作時，PMOS功率管M1關閉后，NMOS功率管M2打開的瞬間Lx點的電壓情況，包括比較器COMP2、反相器ivn14、采樣電容C_sample以及由NMOS管MN1和PMOS管MP1組成的傳輸門，NMOS管MN1的源極與PMOS管MP1的源極互連并連接Lx點，NMOS管MN1的漏極與PMOS管MP1的漏極互連并連接采樣電容C_sample的一端和比較器COMP2的負極輸入端，NMOS管MN1的柵極和PMOS管MP1的柵極分別連接功率管驅動電路反相器鏈中反相器ivn11的輸出NG1和反相器ivn10的輸出NG2，比較器COMP2的正極輸入端連接采樣電容C_sample的另一端并接地，比較器COMP2的輸出經反相器ivn14輸出過零比較信號zd2。

根據上述電路的自適應死區時間控制方法，其特征在于：DCM自適應死區時間控制電路用于將輸入端的系統開關控制信號in轉化為兩路符合DCM工作模式的、自適應添加最優死區時間的控制信號PG和NG，其中，利用RS觸發器RSFF1與過零檢測電路的輸出信號zd1的配合，能夠實現符合DCM模式控制要求的兩路功率管驅動信號，而利用動態延遲單元與過零檢測電路的輸出zd2配合，能夠自適應的為PG、NG兩路功率管驅動信號自適應的添加死區時間，動態延遲單元中，使用6位二進制延時線和6位加減計數器進行配合，在開關電源變換器工作過程中，PMOS管M1關閉后，Lx點電壓不斷下降，若NMOS管M2打開時Lx點電壓大于0，代表著死區時間過小，則增加6位加減計數器計數，即增大死區時間；若NMOS管M2打開時，Lx點電壓小于0，代表著死區時間過大，則減少6位加減計數器計數，即減小死區時間,通過這樣的采樣比較方法，獲得在DCM工作模式下時，功率PMOS管關閉與功率NMOS管開啟間死區時間的信息，將死區時間的信息反饋回自適應時間控制單元，從而適當的調整6位加減計數器的二進制輸出，以使得死區時間獲得自適應的調整，最終穩定在一個最佳的死區時間，功率管柵極控制信號通過反相器鏈構成的功率管驅動級進行增強驅動能力，最終用以控制功率管的開關，實現自適應的控制死區時間取在最優的位置而不受輸入、輸出電壓以及負載電流變化的影響，將死區時間一直穩定于最優值。

本發明具有以下優點和顯著效果：

1、讀取每一周期中，開關電源變換器DCM工作時的死區時間，并根據實際情況對死區時間進行自適應的調整，從而獲得最優的死區時間，減少系統損耗，提升效率。

2、DCM死區時間自適應控制電路只對in信號的上升沿添加死區時間，而對于下降沿的時序不做影響。這有利于控制電路對于功率管輸出時序的控制。

3、本發明所使用的控制電路在完成自適應添加死區時間的同時，也借助于過零比較器實現了電路DCM工作模式的控制。從而降低了電路復雜性，不需要額外電路用以控制DCM時序。

附圖說明

圖1為傳統的同步整流結構開關電源變換器電路結構圖；

圖2為開關電源變換器DCM模式下電路工作示意圖；

圖3為死區時間大小不同對系統影響示意圖；

圖4為本發明的總體原理框圖；

圖5為本發明功率管驅動級電路圖；

圖6為本發明過零檢測電路示意圖；

圖7為本發明DCM自適應死區時間控制電路示意圖；

圖8為正常工作下DCM自適應死區時間控制電路各節點電位變化圖；

圖9為本發明動態延遲單元電路示意圖；

圖10為本發明二進制延時線電路圖。

具體實施方式

故本發明利用延時間技術提出最優死區時間動態調整電路，將死區時間一直穩定于最優值，從而提高系統效率。

如圖4所示，本發明包括DCM自適應死區時間控制電路、功率管驅動電路、功率級電路(相應技術)和兩路過零檢測電路。圖中Vin為電源電壓，高側PMOS功率管M1源端連接輸入電源電壓，低側NMOS功率管M2源端接地，兩功率管的漏極相連并與電感L的一端連接，連接點記為Lx。電感L的另一端與輸出濾波電容Cout相連，電容另一端接地。電感L與電容Cout組成輸出濾波網絡，兩者的連接點接輸出負載Rload，節點名稱為Vout。Pmos功率管M1、Nmos功率管M2、電感L、輸出電容C_load以及輸出負載R_load組成了功率級電路。DCM遲滯控制電路產生的控制信號從端口in輸入DCM自適應死區時間控制電路，從而產生含有死區時間自適應調整的功率管控制信號PG、NG。這兩個人信號被輸入至功率管驅動電路后，功率管驅動電路輸出驅動能力更強的驅動信號PG0、NG0。高、低側功率管M1、M2的柵極分別接柵端控制信號PG0、NG0。過零檢測電路采樣Lx點電壓，并輸出zd1、zd2兩路過零比較信號回送至DCM自適應死區時間控制電路。

圖5為功率管驅動級電路圖，包括兩條反相器鏈inv1-inv6及inv7-inv12。兩條反相器鏈中各反相器寬長比尺寸以自然對數e為倍數逐次增加。控制信號PG、NG分別通過兩條反相器鏈增大驅動能力，獲得輸出信號PG0、NG0以驅動功率管M1、M2。inv10與inv11的輸出分別為NG2、NG1，作為過零比較器中控制采樣電容前傳輸門的采樣信號使用。

圖6為過零檢測電路示意圖，過零檢測電路由兩個過零檢測模塊組成，其輸出分別對應zd1和zd2。過零檢測模塊一對應輸出zd1為單純的過零比較電路，比較器COMP1負極輸入端為Lx，正級輸入端接地。當功率Pmos管M1關閉，功率Nmos管M2打開后，Lx點電壓隨著電感電流IL的不斷減小，從負值不斷接近于零，過零檢測模塊一即用來檢測Lx點電壓由負變為正值的時刻。過零檢測模塊二對應輸出zd2。由過零比較器COMP2、MN1、MP1組成的傳輸門以及采樣電容C_sample組成。過零比較器COMP2的正級輸入端接地，負極輸入端經過傳輸門后連接Lx點，同時在負極輸入端連接另一端接地的采樣電容C_sample。傳輸門的柵極由功率Nmos管的開關信號進行控制。過零檢測模塊二用于檢測在開關電源變換器正常工作時，M1關閉后，M2打開的瞬間Lx點的電壓情況。

圖7為DCM自適應死區時間控制電路示意圖，DCM自適應死區時間控制電路用于將輸入端的DCM遲滯電路產生的周期性系統開關控制信號in轉化為兩路符合DCM工作模式的、自適應添加最優死區時間的控制信號PG、NG輸出。其中，利用RS觸發器與過零檢測電路的輸出zd1信號和輸出NG信號通過短暫的固定延遲電路后的配合可以實現符合DCM模式控制要求的兩路功率管驅動信號，而利用動態延遲單元與過零檢測電路的輸出zd2配合可以自適應的為PG、NG兩路功率管驅動信號自適應的添加死區時間。fw信號為RS觸發器反相端輸出信號，回接至動態延遲單元中用于時序控制。

圖8為正常工作下DCM自適應死區時間控制電路各節點電位變化圖。其中動態延遲單元只延遲上升沿，而對下降沿不做改變。起始狀態為輸入控制信號in為0，信號PG、NG為0，功率PMOS管M1打開、功率NMOS管M2關閉。當in從0變為1時，PG信號立即變為1，M1關閉。同時信號in經過動態延遲單元后延遲一段死區時間后，使得VA從0變為1、S從1變為0。由于Q一直保持高電平，NG信號也隨之翻轉，M2打開。此時電路進入續流階段，電感電流從地經過M2后流入電感，Lx點電壓為負，zd1變為0。隨著電感電流逐漸減小，Lx點電壓從負值逐漸上升至零。當Lx點電壓由負變正時，zd1由0變為1。使得R信號產生上升沿，Q由1變為0，NG翻轉為0，M2關閉。當下一周期的控制信號另in翻轉為0時，M1打開而VA、Q信號翻轉。

圖9為動態延遲單元結構示意圖，其包括一個上升沿觸發的D觸發器DFF1，一個2-1譯碼器2-1MUX1，一個6位加減計數器、6位二進制延時線以及計數限制電路(與門and3-and7、或門or2-or4、nor1、或非門nor2、反相器inv16)。6位加減計數器輸入為上升、下降信號up/down_和時鐘信號CLK，輸出為6位二進制數Q0-Q5。當up/down_為1時，每個時鐘信號下降沿6位二進制數加一，當up/down_為0時，每個時鐘信號下降沿6位二進制數減一。6位加減計數器輸出的二進制數輸入到6位二進制延時線與計數限制電路中。DCM遲滯控制信號從in端輸入6位二進制延時線，out端輸出，延時時間受接收到的二進制數控制。計數限制電路用于檢測加減計數器的計數大小，結合2-1MUX1使得當加減計數器計數過程中輸出不會小于000000或大于111111。當電路正常工作時，2-1MUX1的控制端信號S為1，則X1信號有效。D觸發器DFF1在每次時鐘信號fw上升沿時，讀取過零比較器zd2的輸出信號，即表示當M1關閉、M2經過死區時間后打開時，Lx點的電壓值。M1關閉后，Lx點電壓不斷下降，若M2打開時Lx點電壓大于0，zd2為1，則表示死區時間過小，在P端下降沿時，6位加減計數器計數加1，死區時間增加。若M2打開時，Lx點電壓小于0，zd2為0，則表示死區時間過大，在P端下降沿時，6位加減計數器計數減1，死區時間減小。通過這樣的方法，即可實現自適應的控制死區時間取在最優的位置而不受輸入、輸出電壓以及負載電流變化的影響。

圖10為二進制延時線電路圖。6位二進制延時線電路由反相器inv17-inv22、MN2-MN14、MP2-MP3以及時間調整電容C1組成。6位加減計數器輸出Q0-Q5輸入至6位二進制延時線后，經過反相器整形，連接MN3、MN5、MN7、MN9、MN11、MN13的柵極，控制后方導通電阻以R為基數成倍增加的MN2、MN4、MN6、MN8、MN10、MN12的開關，從而調整電容C1泄放電流時的泄放速度，最終得以調整IN信號上升沿輸入后，out端輸出的延時時間。最終得以自適應的控制電路的死區時間。

本發明通過采樣比較的方法，獲得在DCM工作模式下時，功率PMOS管關閉與功率NMOS管開啟間死區時間的信息，將死區時間的信息反饋回自適應時間控制單元，從而適當的調整加減計數器的二進制輸出，最終得以使得死區時間獲得自適應的調整，最終穩定在一個最佳的死區時間。最終的功率管柵極控制信號通過反相器鏈構成的功率管驅動級進行增強驅動能力，最終用以控制功率管的開關。