使用I/O焊盤的ESD保護電路的制作方法與工藝

本發明一般地涉及半導體技術領域，更具體來說，涉及集成電路器件。

背景技術：
靜電放電(ESD)脈沖將能量從外部殼體突然且出乎意料地轉移到電子器件中(類似于通過使用人體放電模型(HBM)或機器放電模型(MM))或從電子器件轉移到外部殼體(類似于通過使用器件充電模型(CDM))。ESD事件可以損壞電子器件，例如，在高壓的情況下擊穿晶體管的柵極氧化物或者在大電流的情況下通過“熔化”器件的有源區域，導致結損壞。如果通過ESD事件損壞了器件，則電子產品達不到所期望的操作性甚至完全不能使用。

技術實現要素：
為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種集成電路(IC)的ESD保護電路，包括：靜電放電(ESD)敏感電路；多個IC焊盤，所述多個IC焊盤與所述ESD敏感電路上的相應節點電連接并且可從所述IC的外部電接觸，其中，所述多個IC焊盤包括一個或多個電源供給焊盤和一個或多個I/O焊盤；多個ESD箝位元件，分別與所述多個IC焊盤連接；以及觸發電路，被用于檢測電源焊盤上ESD事件的發生，并且響應于所述檢測，將ESD的能量同時分流到所述I/O焊盤的ESD箝位元件和所述電源焊盤的ESD箝位元件。該IC還包括：第一電源軌，在所述電源焊盤的第一供給端子和所述I/O焊盤的第一供給端子之間延伸；以及第二電源軌，在所述電源焊盤的第二供給端子和所述I/O焊盤的第二供給端子之間延伸。該IC還包括：電流路徑，連接在所述第一電源軌和所述第二電源軌之間并且與所述I/O焊盤連接。該IC還包括：第一晶體管和第二晶體管，被布置在所述電流路徑上，用于連接所述I/O焊盤和所述ESD敏感電路之間。在該IC中，所述第一晶體管的柵極與所述觸發電路的第一輸出端子連接，并且所述第二晶體管的柵極與所述觸發電路的第二輸出端子連接。在該IC中，當發生所述ESD事件時，所述觸發電路用于使所述第一晶體管處于低阻抗狀態。在該IC中，當發生所述ESD事件時，所述觸發電路用于使所述第二晶體管處于低阻抗狀態。在該IC中，所述觸發電路包括：第一端子，被用于將第一觸發信號輸出到所述第一晶體管；第二端子，被用于將第二觸發信號輸出到所述第二晶體管；以及第三端子，被用于將第三觸發信號輸出到所述電源焊盤的ESD箝位元件。在該IC中，所述電源焊盤的ESD箝位元件包括晶體管，并且當發生所述ESD事件時，所述觸發電路被用于使所述電源焊盤的所述晶體管處于低阻抗狀態。在該IC中，在沒有發生ESD事件時，所述觸發電路被用于使所述電源焊盤的所述晶體管處于高阻抗狀態。在該IC中，所述觸發電路包括：電阻器；一個或多個MOS電容器，與所述電阻器的端子連接以建立RC節點；以及反相器，具有連接至所述RC節點的輸入端并具有連接至所述電源焊盤的所述ESD箝位元件的輸出端子。根據本發明的另一方面，提供了一種包括具有階梯狀結構的靜電放電(ESD)保護電路的集成電路(IC)，包括：第一電源軌，對應于所述階梯狀結構的第一腿部；第二電源軌，對應于所述階梯狀結構的第二腿部；多條電流路徑，彼此平行延伸以對應于所述階梯狀結構的相應梯級；多個IC焊盤，被布置在相應的電流路徑上，其中，所述多個IC焊盤包括一個或多個電源焊盤和一個或多個I/O焊盤；以及觸發電路，用于檢測是否發生ESD事件，并且如果發生ESD事件，則通過觸發電路將所述ESD事件的能量同時分流到對應于電源焊盤的電流路徑和對應于I/O焊盤的電流路徑。該IC還包括：ESD箝位元件，被用于在所述觸發電路的控制下將所述ESD事件的能量分流到所述電源焊盤上。在該IC中，當發生所述ESD事件時，所述觸發電路被用于使所述ESD箝位元件處于低阻抗狀態；并且在沒有發生ESD事件時，所述觸發電路進一步被用于使所述ESD箝位元件處于高阻抗狀態。該IC還包括：p型晶體管，連接在所述第一電源軌和所述I/O焊盤之間；n型晶體管，連接在所述I/O焊盤和第二電源軌。在該IC中，當發生所述ESD事件時，所述觸發電路被用于使所述p型晶體管處于低阻抗狀態，同時使所述n型晶體管處于低阻抗狀態。在該IC中，當沒有發生所述ESD事件時，所述觸發電路被用于使所述p型晶體管處于高阻抗狀態，同時使所述n型晶體管處于高阻抗狀態。該IC還包括：ESD箝位元件，被用于在所述觸發電路的控制下將所述ESD事件的能量分流到所述電源焊盤上。在該IC中，所述觸發電路包括：第一端子，被用于將第一觸發信號輸出到所述ESD箝位元件；第二端子，被用于將第二觸發信號輸出到所述p型晶體管；第三端子，被用于將第三觸發信號輸出到所述n型晶體管。根據本發明的又一方面，提供了一種集成電路(IC)，包括：靜電放電(ESD)敏感電路；多個IC焊盤，所述多個IC焊盤與所述ESD敏感電路上的相應節點電連接并且可從所述IC的外部電接觸，其中，所述多個IC焊盤包括一個或多個電源焊盤和一個或多個I/O焊盤；第一電源軌，在電源焊盤的第一供給端子和I/O焊盤的第一供給端子之間延伸；第二電源軌，在所述電源焊盤的第二供給端子和所述I/O焊盤的第二供給端子之間延伸；第一晶體管，連接在所述第一電源軌和所述I/O焊盤之間延伸的第一電流路徑上；第二晶體管，連接在所述I/O焊盤和第二電源軌之間；觸發電路，被用于檢測所述電源焊盤上的ESD事件的發生，并且響應于所述檢測，將所述ESD事件的能量同時分流到所述電源焊盤的ESD箝位元件和所述I/O焊盤的ESD箝位元件。附圖說明圖1示出包括在焊盤框內配置的ESD敏感電路的集成電路的實例；圖2示出用于容納集成電路的雙列封裝件的實例，但是預期許多其他封裝件在本申請的范圍內；圖3示出根據一些實施例IC焊盤的布置；圖4示出根據一些實施例的觸發電路；圖5示出根據一些實施例的I/O單元的實例。具體實施方式現在參考附圖描述本發明的一個或多個實施方式，其中整個說明書中相同的參考編號用于表示相同的元件。附圖沒有按比例繪制。圖1示出在集成電路(IC)100上形成的ESD敏感電路102(例如，一個或多個半導體器件)的實例。焊盤框104圍繞電路102，其中，該焊盤框104與ESD敏感電路102形成在相同的管芯上。焊盤框104包括諸如接合焊盤或焊料凸塊的許多IC焊盤106，該IC焊盤106設置在焊盤框104的外圍或外表面周圍并且通過導電引線108連接至ESD敏感電路102上的相應的節點。例如，通過導電路徑108a將IC焊盤106a連接至IC102上的節點；而通過導電路徑108b將IC焊盤106b連接至IC102上的節點。IC焊盤106可以包括許多電源供給焊盤(例如，VDD供給焊盤和VSS供給焊盤)，還包括可以將信號轉移到和/或轉移出電路102的許多I/O焊盤。圖2示出其中圖1的IC100安裝在雙列封裝件(DIP)200中的實例，但是IC100還可以安裝在任何數目的其他類型的封裝件中，該其他類型的封裝件包括但不限于：倒裝芯片封裝件、球柵陣列封裝件、無觸點封裝件、通孔封裝件以及表面貼裝封裝件。在圖2的實例中，將IC焊盤(例如，106a)連接至DIP封裝件200上的相應引腳(例如，引腳202a)，從而允許例如以相對安全和可靠的方式將IC100連接至諸如電路試驗板或印刷電路板的外部電路。盡管IC焊盤106允許ESD敏感電路102連接至一個或多個外部電路，但是焊盤106類似地使ESD敏感電路102易受來自外部環境的ESD事件的影響。為防止ESD敏感電路受到ESD事件的影響，使用可以包括在焊盤框104中的ESD保護電路。盡管現有ESD保護方案在一些環境下已經可以提供保護，但是現有ESD保護方案泄放ESD能量的能力與焊盤框104中電源供給焊盤的數目相當。這是由于在一些現有技術中ESD箝位元件主要存在于電源供給焊盤的事實(即，ESD箝位元件沒有嵌入到I/O焊盤中)。不幸的是，如果下一代器件需要較大的ESD保護，則這將需要更多的ESD箝位元件(并且相應地需要更多的位于焊盤框104上的電源供給焊盤)。因為IC焊盤的數目受焊盤框104的限制，所以增加電源供給焊盤的數目使得I/O焊盤的數目減少。因為每一個I/O焊盤都有助于提供更多的芯片功能和測試，所以這并不理想。鑒于上述缺陷，本發明提供了不僅通過電源供給焊盤泄放ESD的能量，而且同時在I/O焊盤泄放ESD的能量的方案。這有助于更加有效地泄放ESD事件的能量，并且同時放寬了對所需的電源供給焊盤的數目的限制。現參考圖3，根據一些實施例可以看到示例性ESD保護電路300。如圖所示，ESD保護電路300可以包括許多IC焊盤，IC焊盤可以包括許多電源供給焊盤302和許多I/O焊盤304。電源供給焊盤可以包括諸如VDD焊盤321的多個VDD焊盤和諸如VSS焊盤322的多個VSS焊盤。IC焊盤可以被布置成階梯狀結構，其中上部電源軌306(例如，VDD軌)和下部電源軌308(例如，VSS軌)對應于階梯腿部，并且IC焊盤被布置在相應的梯級上。I/O焊盤304包括電源軌306和308之間相應的電流路徑，以及包括在每一條電流路徑上的ESD箝位晶體管310。當ESD事件318發生時，隔離晶體管312選擇性地將I/O焊盤304與芯片隔離。觸發電路314和ESD箝位元件316也布置在階梯狀布置的梯級上。觸發電路314具有輸出端子，該輸出端子連接至電源/接地分流器316以及I/O焊盤304電流路徑上的p型或n型晶體管的相應的輸入端子。在操作期間，在沒有發生ESD事件時，觸發電路314提供一組觸發信號320a、320b、320c。在沒有發生ESD事件時第一觸發信號320a保持ESD箝位元件316處于高阻抗狀態。例如，當ESD箝位元件316是p型晶體管時，第一觸發信號320a可以具有大于p型晶體管的閾值電壓(VTH)的電壓電平；使得第一觸發信號320a應用于p型ESD箝位元件316的柵極提供了源極區和漏極區之間的高阻抗。同時，第二觸發信號320b具有高電壓以使p型晶體管310處于高阻抗狀態。同時，第三觸發信號320c使n型晶體管312處于高阻抗狀態，使得來自I/O焊盤304的I/O信號能傳遞給芯片。因此，在常規操作期間，這組觸發信號保持IC焊盤彼此電隔離，并且允許它們將它們相應的信號傳遞到ESD敏感電路。然而，如果發生ESD事件，則該ESD事件可以導致在上部電源軌306上瞬間能量增加。觸發電路314檢測到這種瞬間能量增加，并且作為響應，將觸發信號拉至低于VTH的電壓，以使p型ESD箝位元件316和p型晶體管310處于低阻抗狀態。由于這種低電阻，如通過箭頭324所示，ESD事件318的能量流經ESD箝位元件316和p型晶體管310，并且流經下部電源軌308并且從VSS焊盤322流出。同時，低電壓信號320c使n型隔離晶體管312處于低阻抗狀態，從而進一步防止芯片受到ESD事件318的損壞。因為該實施方式允許I/O焊盤幫助泄放ESD能量，所以該實施方式可以增強ESD的保護，同時仍然容許比先前的實施方式更多的I/O焊盤。例如，盡管先前的實施方式可能需要額外的電源供給焊盤以幫助泄放給定單元的ESD能量，但是本實施例允許設計者使用電源供給焊盤或者I/O焊盤以幫助泄放給定單元的ESD能量。這是因為本發明的結構不僅限于電源供給焊盤的ESD泄放，而且允許ESD泄放發生在I/O焊盤上。因此，該結構比現有實施方式具有顯著的進步。圖4示出根據一些實施例的觸發電路402和ESD箝位元件404的實例。觸發電路402連接在上部電源軌406(例如，VDD軌)和下部電源軌408之間，并且包括電阻器410和一個或多個MOS電容器412。反相器414具有連接至RC節點416的輸入端，以及連接至ESD箝位元件404的柵極的輸出端。反相器的輸出端還連接至兩個其他的輸出端子418、420，將這些輸出端子連接至用于一個或多個相應的I/O焊盤的一個或多個p型晶體管(例如，圖3的310)和一個或多個n型晶體管(例如，圖3的312)。在操作期間，在沒有發生ESD事件時，MOS電容器412和電阻器410在RC節點416處建立靜態高電壓。反相器414相應地轉化這種高電壓以為電源/接地分流晶體管404的柵極提供低電壓。該低電壓使電源/接地分流晶體管(以N型晶體管為例)404處于高阻抗狀態。因此，在常規(例如，無ESD事件)操作期間，上部電源軌406上的高電壓和下部電源軌408上的低電壓保持隔離。在ESD事件422期間，能量的瞬間匯集使MOS電容器412用作短路，使得將RC節點416上的電壓暫時拉低。這也相應地引起反相器414的輸出增大，從而導通n型分流晶體管404。因為n型分流晶體管404現在處于低阻抗狀態，所以ESD事件的能量從VDD軌406流到VSS軌408。反相器414的輸出還提供給節點420上的n型晶體管(例如，圖3的312)以使這些晶體管處于低阻抗狀態。第二反相器424(現在為高電壓)的輸出提供給p型晶體管(例如，圖3的310)以使這些p型晶體管處于低阻抗狀態。因此，觸發電路能夠將ESD能量轉移到ESD箝位元件404以及I/O焊盤的電流路徑。在ESD事件422結束后，RC節點416充電返回靜態(相對較低的電壓)；從而再次建立用于分流晶體管404和I/O焊盤中晶體管(例如，圖3的310、312)的高抗阻狀態。因此，在ESD事件結束后，在上部VDD軌406和下部VSS軌408之間重新建立電隔離，并且恢復常規操作。圖5示出I/O單元500的實例，如下文中進一步描述的，在一些實施方式中，該I/O單元可以電連接至圖4的電源箝位單元400。I/O單元500具有解碼電路502，解碼電路502可以在輸入端子502A、502B上分別接收I/O輸入信號和控制信號。I/O單元500還具有I/O輸出焊盤504。解碼電路502通過上部控制路徑508連接至p型晶體管的506的柵極，并且還通過下部控制路徑512連接至n型晶體管510的柵極。上部控制路徑508包括第一電平移位器514和第一反相器516，而下部控制路徑512包括第二電平移位器518和第二反相器520。第一ESD控制元件522連接至第一電平移位器516，并且第一ESD控制元件522的柵極522a連接至觸發電路輸出節點(例如，圖4中的節點420)。類似地，第二ESD箝位元件524連接至第二電平移位器518，并且第二ESD控制元件524的柵極524a連接至觸發電路輸出節點(圖4中的節點420)。在常規操作期間(例如，沒有發生ESD事件時)，p型晶體管506和n型晶體管510的導通和截止取決于提供給解碼電路502的I/O輸入信號和控制信號。例如，如果I/O輸入為高電壓信號(例如邏輯“1”)，電平移位器514、518可以向反相器516、520提供升高電壓的邏輯“1”信號。反相器516、520可將邏輯“1”“翻轉為”邏輯“0”以導通p型晶體管506并且截止n型晶體管510，從而將I/O輸出端子504驅動到邏輯“1”的值。類似地，如果向I/O輸出端子502提供低電壓(邏輯“0”)，則導通n型晶體管510以將I/O輸出端子驅動到邏輯“0”。因為觸發電路斷開，所以在常規操作期間ESD箝位元件522、524也斷開。相比之下，在ESD事件期間，圖4中的觸發電路將在節點420產生電壓，其中，該電壓的幅值大于晶體管522、524的閾值電壓。因為節點420連接至ESD控制元件522、524的端子，所以ESD控制元件522、524將導通并起作用。因此，ESD電流將通過ESD控制元件522、524從控制路徑508、512分流從而阻止或限制由此產生的ESD脈沖導致的損壞。一些實施例涉及包括ESD敏感電路的IC。IC包括電連接至ESD敏感電路上相應節點的許多IC焊盤。IC焊盤從外部電連接至IC，并且包括一個或多個電源供給焊盤和一個或多個I/O焊盤。IC還包括分別連接至多個IC焊盤的許多ESD保護器件。IC上的觸發電路被用于檢測發生在電源供給焊盤上的ESD事件，并且響應該檢測，觸發ESD事件的能量分流到I/O焊盤的ESD保護器件。一些實施例涉及集成電路(IC)，IC包括具有階梯狀結構的靜電放電(ESD)保護電路。第一電源軌對應于階梯狀結構的第一腿部，并且第二電源軌對應于階梯狀結構的第二腿部。許多電流路徑彼此平行延伸，以對應于階梯狀結構的相應梯級。許多IC焊盤被布置在相應的電流路徑上，其中，IC焊盤包括一個或多個電源供給焊盤和一個或多個I/O焊盤。觸發電路檢測是否發生ESD事件，并且如果發生ESD事件，則觸發電路將觸發使得ESD事件能量同時分流到電源供給焊盤和I/O焊盤。應該理解，諸如“第一”和“第二”的標識符并不表示相對于其他元件的任何類型的順序和位置，而是“第一”和“第二”以及其他相似的標識符僅僅是通用的標識符。此外，應該理解，術語“電連接”包括直接連接和間接連接。例如，如果元件“a”電連接至元件“b”，則元件“a”可直接電連接至元件“b”，和/或只要元件“a”和元件“b”之間存在可行的電連接，元件“a”可以通過元件“c”電連接至元件“b”。雖然關于一個或多個實施例已經對本發明進行了說明和描述，但是在不背離本發明構思和范圍的情況下可以對所示的實例進行更改和修改。尤其對于以上所述執行各種功能的部件或結構(組件、器件、電路、系統等)，除非特別指明，即使在結構上不同于以本文中所示的本發明的示例性實施方式執行功能的公開結構，用于描述這些部件的術語(包括所提及的“裝置”)也旨在對應于能夠執行所述部件的特定功能(例如，功能等同)的任何部件或結構。此外，雖然僅關于幾個實施方式中的一種公開本發明的特定部件，但是這些部件可以與可以預期的其他實施方式的一個或多個其他部件和優點結合以用于任何指定的或特定的應用。而且，在一定程度上，術語“包括”、“包含”、“具有”、“具備”、“帶有”或它們的變體用在詳細的說明書以及權利要求書中，這些術語旨在以類似于術語“包含”的方式包括在本發明的范圍內。