一種多芯片3d二次封裝半導體器件的制作方法
【技術領域】
[0001]本實用新型涉及一種封裝半導體器件，尤其是一種多芯片3D二次封裝半導體器件。
【背景技術】
[0002]在當前的半導體行業中，電子封裝已經成為行業發展的一個重要方面。幾十年的封裝技術的發展，使高密度、小尺寸的封裝要求成為封裝的主流方向。
[0003]目前，半導體元器件封裝的主要發展趨勢為多引腳、窄間距、小型、多功能等，因而對系統集成的要求越來越緊迫，采用單顆芯片封裝技術已經逐漸無法滿足產業需求，通過二維芯片組件到三維多芯片組件的技術，實現WSI的功能是實現系統集成技術的主要途徑之一Ο
[0004]多芯片組件的最簡單的定義是在封裝中有至少兩個芯片，如申請號為2012104088309的專利申請，其揭示了一種三維封裝結構及其制造方法，能夠減小芯片的封裝總尺寸，但該申請的結構及方法僅適用于兩個半導體裝置的封裝，對于更多數量的半導體裝置的封裝就不能實現。
[0005]而已知的另一種三芯片的三維封裝工藝，是在一塊基板上將三個元器件或芯片依次疊加或以其他的形式封裝成一體，這種疊加的技術雖然能滿足多個芯片或元器件的封裝，但是仍存在一定問題:
[0006]1.封裝后的半導體器件需要進行測試后，才能進入市場，由于共用一塊PCB基板進行通信，因此要測試最終產品的性能，就必須要等到整個電路封裝完成后才能進行，此時，一旦測試發現三個元器件或芯片中的一個或多個出現問題或不合格時，那么整個電路就報廢，也就造成沒有問題的元器件或芯片以及其他材料的浪費，這樣給企業的生產制造造成巨大的損失，同時對封裝工藝的要求也大大提高。
[0007]2.由于三個或更多的元器件或芯片通過一塊基板進行通信，因此芯片信號的傳輸必須在基板上傳輸一圈才能達到其他的元器件和芯片，這就造成了信號輸出速度的損失，增加了最終產品的功率消耗；
[0008]3.多芯片封裝采用在同一基板上，因此無論是肩并肩排列或者現有的三維堆疊的連接，其能集成的芯片量或多或少會受到基板面積的限制，無法因應微電子高集成度封裝的長期發展趨勢。
【發明內容】
[0009]本實用新型的目的就是為了解決現有技術中存在的上述問題，通過兩次封裝，一次封裝形成多個獨立的半導體器件，測試后，將多個獨立的半導體器件進行二次封裝形成最終的產品，從而提供一種多芯片3D 二次封裝半導體器件。
[0010]本實用新型的目的通過以下技術方案來實現:
[0011]—種多芯片3D 二次封裝半導體器件，包括至少兩個相互獨立的半導體器件，每個所述半導體器件均包括PCB基板，所述PCB基板上固設有至少一個元器件，所述元器件的分別通過導線連接所述PCB基板，三個所述半導體器件通過互連導線進行連接，并且三個所述半導體器件還通過粘合劑層堆疊成一體;所述多芯片3D 二次封裝半導體器件上還設置有引出端焊盤。
[0012]優選的，所述的一種多芯片3D二次封裝半導體器件，其中:所述半導體器件為3個，且每個半導體器件上設置有一個元器件。
[0013]優選的，所述的一種多芯片3D二次封裝半導體器件，其中:所述PCB基板是陶瓷基板或是樹脂基板或是Si基板或是以上各類材料的復合基板。
[0014]優選的，所述的一種多芯片3D二次封裝半導體器件，其中:所述PCB基板的頂面設置有第一導線層，其底面設置有第二導線層，且所述第一導線層和第二導線層通過若干填充有金屬的導孔連接。
[0015]優選的，所述的一種多芯片3D二次封裝半導體器件，其中:所述元器件的正負電極分別通過導線和所述PCB基板的第一導線層電性連接。
[0016]優選的，所述的一種多芯片3D二次封裝半導體器件，其中:所述粘合劑層是環氧樹脂粘合劑層。
[0017]優選的，所述的一種多芯片3D二次封裝半導體器件，其中:所述互連導線分布于三個所述半導體器件的側壁上。
[0018]優選的，所述的一種多芯片3D二次封裝半導體器件，其中:所述引出端焊盤均勻的分布在底層半導體器件的底部。
[0019]本實用新型技術方案的優點主要體現在:
[0020]1.本實用新型設計精巧，結構簡單，通過設置多個獨立的帶有基板的半導體器件，能夠在完全封裝前對每個半導體器件單獨測試以及在三個半導體器件連接時進行綜合性能的測試，從而保證了產品的有效性，避免了現有技術中必須將三個半導體器件完全封裝后才能測試，可能導致的良率損失和材料浪費的問題。
[0021]2.由于設置了多個基板，且每個基板均為雙導線層基板，因此能夠避免多芯片封裝采用在同一基板上，集成度受基板面積限制的問題，并且在基板面積不變的基礎上，整個半導體電路的集成度較已有技術呈現幾倍的增長，大大提高了整體的集成度，并且雙層基板也解決線路混亂的問題。
[0022]3.由于各元器件或芯片能夠通過各自的基板直接進行通信，因此芯片信號不需要在基板上運行一圈才能傳輸到其他元器件或芯片，從而提高了信號的傳輸速率，減小了功率消耗。
【附圖說明】
[0023]圖1是本實用新型的結構示意圖。
[0024]圖2是本實用新型的側視圖；
[0025]圖3是本實用新型的仰視圖。
【具體實施方式】
[0026]本實用新型的目的、優點和特點，將通過下面優選實施例的非限制性說明進行圖示和解釋。這些實施例僅是應用本實用新型技術方案的典型范例，凡采取等同替換或者等效變換而形成的技術方案，均落在本實用新型要求保護的范圍之內。
[0027]本實用新型揭示的一種多芯片3D二次封裝半導體器件，如附圖1所示，包括至少兩個相互獨立的半導體器件1，所述半導體器件1優選為3個，當然也可以是其他數量，如4個、5個或更多個，可以在保證總體封裝體積的基礎上，根據最終產品要實現的功能進行設置。
[0028]每個所述半導體器件1均包括PCB基板2，所述PCB基板2是陶瓷基板或是樹脂基板或是Si基板或是以上所述材料的復合基板，優選為樹脂基板。
[0029]并且，所述PCB基板2的頂面上設置有第一導線層31，其底面設置有第二導線層32，且所述第一導線層31和第二導線層32通過若干填充有金屬的導孔連接，從而形成雙面板，解決了單面板中布線交錯的難題，因此能夠適用于更復雜的集成電路。所述PCB基板2上固設有至少一個元器件4，本實施例中優選為一個元器件4，當然在其他實施例中也可以是2個、3個或更多個，可視要實現的功能具體添加或減少，并且所述元器件4可以是已知的常用集成電路中的各種電氣部件，包括但不限于芯片。
[0030]所述元器件4的電極分別通過導線5連接所述PCB基板2，具體的，所述元器件4均連接到所述第一導線層31或第二導線層32，本實施例中優選所述元器件4均連接到所述第一導線層31上；并且所述導線5可以是已知的可行的各種導電性能良好的金屬導線，如金線、銅線、銀線等，優選為金線或銅線。
[0031]三個獨立的所述半導體器件1通過粘合劑層7堆疊成一體，具體的，將兩個半導體器件1通過粘合劑粘接成一體，并使其中一個半導體器件上的元器件4朝向另一半導體器件的第二導線層32，接著在上部的半導體器件上方或下部的半導體器件的下方再通粘合劑粘接一個半導體器件，并使最后粘接的半導體器件上的元器件與已粘接成一體的兩個半導體器件上的元器件具有相同的朝向，粘接成一體后，三個所述半導體器件1同一側的側壁位于同一平面上。
[0032]當然，上述的豎向堆疊的方式及最終形狀并不構成對本實用新型方法的唯一限定，在其他實施例中，最終成型后，三個所述半導體器件1同一側的側壁也可以不在同一水平面上，如交錯開來。
[0033]所述粘合劑層7的材質目前以環氧樹脂、酚醛樹脂、有機硅樹脂和不飽和聚酯樹脂最為常用，優選為環氧樹脂塑封膠