Bcd器件的制作方法
【技術領域】
[0001] 本實用新型設及BCD技術，尤其設及一種BCD器件。
【背景技術】
[0002] BCD度ipolar-CMOS-DMO巧技術是一種單片集成工藝技術。運種技術能夠在同一忍 片上制作二極管度ipolar)、互補金屬氧化物半導體場效應管（CM0巧和雙擴散金屬氧化物 半導體場效應管值MO巧器件，因此簡稱為BCD技術。
[0003] 高壓BCD技術通常指的是器件耐壓在IOOVW上的BCD技術。高壓BCD技術目前 廣泛應用在AC-DC電源、L邸驅動器等領域，一般要求器件耐壓達到500V到800V不等。
[0004] 現有技術中，BCD器件中往往集成有高壓器件和低壓器件，例如，高壓器件可W是 LDMOS器件、高壓JFET器件等，低壓器件可W是低壓MOS器件等。通常，高壓器件的全部或 部分組成結構形成在高壓阱中，而低壓器件的全部或部分組成結構則形成在低壓阱中，高 壓阱往往具有更大的深度。其中，低壓阱和高壓阱需要分別采用不同的光刻工藝來形成，導 致光刻成本較高，而且效率較低。 【實用新型內容】 陽0化]本實用新型要解決的技術問題是提供一種BCD器件，能夠減少光刻工藝的次數， 有利于降低成本，提高效率。
[0006] 為解決上述技術問題，本實用新型提供了一種BCD器件，包括：
[0007] 半導體襯底，所述半導體襯底包括高壓器件區和低壓器件區，所述高壓器件區用 于形成高壓器件，所述低壓器件區用于形成低壓器件；
[0008] 多個N型滲雜的高壓阱，分布于所述高壓器件區和低壓器件區內；
[0009] 其中，所述高壓器件的至少部分組成結構形成于所述高壓器件區中的高壓阱內， 至少部分低壓器件形成于所述低壓器件區中的高壓阱內。
[0010] 根據本實用新型的一個實施例，所述高壓阱為線性變滲雜結構，所述高壓阱內不 同的部分具有不同的滲雜濃度。
[0011] 根據本實用新型的一個實施例，在所述高壓器件區，所述高壓器件包括高壓 N-LDMOS器件、高壓P-LDMOS器件、高壓JFET器件、場氧HVMOS器件和柵氧HVMOS器件中的 一個或多個；在所述低壓器件區，所述低壓器件包括低壓NMOS器件、低壓PMOS器件、縱向 NPNS極管、橫向PNPS極管、襯底PNPS極管中的一個或多個。
[0012] 根據本實用新型的一個實施例，所述高壓N-LDMOS器件包括：
[0013] 所述高壓器件區內的高壓阱；
[0014] 場氧層，位于所述高壓阱的表面上；
[0015] P型滲雜的低壓阱，與所述高壓阱并列地位于所述高壓器件區中的半導體襯底 內；
[0016] 柵極結構，位于所述高壓器件區內的半導體襯底上，從所述低壓阱延伸至覆蓋部 分場氧層；
[0017] 源極歐姆接觸區，位于所述低壓阱內；
[0018] 漏極歐姆接觸區，位于所述高壓阱內。
[0019] 根據本實用新型的一個實施例，所述高壓N-LDMOS器件還包括：
[0020] P型滲雜的第一埋層，位于所述高壓阱內；
[0021] P型滲雜的第二埋層，位于所述低壓阱下的半導體襯底內。
[0022] 根據本實用新型的一個實施例，所述高壓P-LDMOS器件包括：
[0023] 所述高壓器件區內的高壓阱，至少包括并列的第一高壓阱和第二高壓阱；
[0024] 場氧層，位于所述第一高壓阱的表面上；
[00巧]P型滲雜的低壓阱，位于所述第一高壓阱內；
[00%] 柵極結構，位于所述高壓器件區內的半導體襯底上，從所述第二高壓阱延伸至覆 蓋部分場氧層；
[0027] 源極歐姆接觸區，位于所述第二高壓阱內；
[0028] 漏極歐姆接觸區，位于所述低壓阱內。
[0029] 根據本實用新型的一個實施例，所述高壓P-LDMOS器件還包括：P型滲雜的第一埋 層，位于所述第一高壓阱內并與所述低壓阱的底部相接。
[0030] 根據本實用新型的一個實施例，所述高壓JFET器件包括：
[0031] 所述高壓器件區內的高壓阱，分別記為第一高壓阱和第二高壓阱；
[0032] 場氧層，位于所述第一高壓阱的表面上；
[0033] P型滲雜的低壓阱，位于所述第二高壓阱內；
[0034] 柵極結構，位于所述高壓器件區內的半導體襯底上，從所述低壓阱延伸至覆蓋部 分場氧層；
[0035] 源極歐姆接觸區，位于所述低壓阱內；
[0036] 漏極歐姆接觸區，位于所述第一高壓阱內。
[0037] 根據本實用新型的一個實施例，所述高壓JFET器件還包括：
[0038] P型滲雜的第一埋層，位于所述第一高壓阱內；
[0039] P型滲雜的第二埋層，位于所述低壓阱下的第二高壓阱內并與所述低壓阱的底部 相接。
[0040] 根據本實用新型的一個實施例，所述場氧HVMOS器件包括：
[0041] 所述高壓器件區內的高壓阱；
[0042] 場氧層，位于所述高壓阱的表面上；
[0043] P型滲雜的低壓阱，與所述高壓阱并列地位于所述高壓器件區中的半導體襯底 內；
[0044] 柵極結構，位于所述高壓器件區中的半導體襯底上，從所述低壓阱延伸至覆蓋部 分場氧層；
[0045] 源極歐姆接觸區，位于所述低壓阱內；
[0046] 漏極歐姆接觸區，位于所述高壓阱內。
[0047] 根據本實用新型的一個實施例，所述柵氧HVMOS器件包括：
[0048] 所述高壓器件區內的高壓阱；
[0049] P型滲雜的低壓阱，與所述高壓阱并列地位于所述高壓器件區中的半導體襯底 內；
[0050] 柵極結構，位于所述高壓器件區中的半導體襯底上，從所述低壓阱延伸至覆蓋部 分高壓阱；
[0051] 源極歐姆接觸區，位于所述低壓阱內；
[0052] 漏極歐姆接觸區，位于所述高壓阱內。
[0053] 根據本實用新型的一個實施例，所述低壓PMOS器件包括：
[0054] 所述低壓器件區內的高壓阱；
[0055] 柵極結構，位于所述高壓阱的表面上；
[0056] P型滲雜的源極歐姆接觸區和漏極歐姆接觸區，分別位于所述柵極結構兩側的高 壓阱內。
[0057] 根據本實用新型的一個實施例，所述低壓NMOS器件包括：
[0058] P型滲雜的低壓阱，位于所述低壓器件區中的半導體襯底內；
[0059] 柵極結構，位于所述低壓阱的表面上；
[0060] N型滲雜的源極歐姆接觸區和漏極歐姆接觸區，分別位于所述柵極結構兩側的低 壓阱內。
[0061] 根據本實用新型的一個實施例，所述縱向NPNS極管包括：
[0062] 所述低壓器件區中的高壓阱；
[0063] P型滲雜的低壓阱，位于所述高壓阱內，所述低壓阱作為基區；
[0064] 多個歐姆接觸區，分布于所述低壓阱和高壓阱內。
[00化]根據本實用新型的一個實施例，所述橫向PNPS極管包括：
[0066] 所述低壓器件區中的高壓阱，所述高壓阱作為基區；
[0067] P型滲雜的多個低壓阱，并列地位于所述高壓阱內；
[0068] 多個歐姆接觸區，分布于所述低壓阱和高壓阱內。
[0069] 根據本實用新型的一個實施例，所述襯底PNPS極管包括：
[0070] 所述低壓器件區中的高壓阱，所述高壓阱作為基區；
[0071] 多個歐姆接觸區，分布于所述高壓阱內W及所述高壓阱兩側的半導體襯底內。
[0072] 根據本實用新型的一個實施例，所述高壓阱W外的低壓器件區內也形成有低壓器 件。
[0073] 根據本實用新型的一個實施例，所述高壓阱W外的低壓器件為電阻，所述電阻包 括：
[0074] P型滲雜的低壓阱，位于所述低壓器件區中的半導體襯底內；
[00巧]至少兩個P型滲雜的歐姆接觸區，位于所述低壓阱內。
[0076] 根據本實用新型的一個實施例，所述高壓阱W外的低壓器件為電容，所述電容包 括：
[0077] P型滲雜的低壓阱，位于所述低壓器件區中的半導體襯底內；
[007引柵極結構，位于所述低壓阱的表面上；