一種射頻芯片及其無源器件的封裝結構的制作方法
【技術領域】
[0001]本實用新型涉及射頻微系統封裝領域，具體是指一種基于嵌入式晶圓級封裝的射頻傳輸結構。
【背景技術】
[0002]系統級封裝在微系統技術領域是一個全新的封裝概念，是指通過對數字信號、射頻、光學、MEMS的協同設計和制造，將多芯片和分立器件等集成于一個單塑封體中，并使該單塑封體具備系統級的功能。
[0003]T/R收發組件是相控陣雷達中的射頻微系統，其射頻模塊的封裝方法一般采用引線鍵合將微波射頻芯片與LTCC或微波介質板上的射頻電路連接，而分立器件(如去耦電容、電感或電阻)則通過SMT表面貼裝工藝焊接到LTCC或微波介質板上。由于涉及引線鍵合和SMT表面貼裝兩個不同的連接方法，導致組裝工序復雜，對T/R組件的加工效率和成品率帶來了不利的影響。另外，封裝會給射頻信號帶來損耗，例如，在QFN、BGA或FC封裝中，射頻信號需要通過鍵合絲、引線框架或封裝基板進行傳輸。射頻信號從塑封體內部傳輸至塑封體外部的距離較長，會帶來阻抗匹配的設計難題和較高的寄生效應，難以實現最優化的封裝設計，這些都給射頻信號完整性帶來負面影響，在較高射頻頻率時尤為嚴重。
[0004]公開號為CN101567351A和CN102236820A的專利公開了一種微型射頻模塊及其封裝方法，它對射頻芯片和負載電容采用QFN封裝結構，通過鍵合絲將芯片與QFN內引腳互連。但鍵合絲具有較高的寄生效應，以及難以進行較好的阻抗匹配設計，尤其在高頻率下，對一些寄生敏感的射頻芯片，可能會產生較高的損耗。
【實用新型內容】
[0005]本實用新型提出一種基于嵌入式晶圓級封裝的射頻芯片封裝結構，解決了上述難以進行較好的阻抗匹配設計以及由于寄生效應產生較高的損耗的問題。
[0006]嵌入式晶圓級封裝(Embedded Wafer Level Package)是在扇出型晶圓級封裝(Fan-out Wafer Level Package)的基礎上發展而成的一種新封裝形式。嵌入式晶圓級封裝具有較高的集成度和靈活度，它不僅可以封裝芯片，還可以將芯片周邊的分立器件一起進行封裝集成，從而獲得一個具有系統級功能的單塑封體。
[0007]嵌入式晶圓級封裝的優點是可以通過再布線技術(Redistribut1n lines, RDL)在同一平面上，實現射頻芯片之間或與無源器件之間的射頻信號傳輸、互連或芯片端口的重新分布，而無需通過傳統封裝所采用的引線鍵合或封裝基板作為傳輸中介。因此，RDL再布線技術可以消除引線鍵合或封裝基板所帶來的寄生效應，而且可以通過設計阻抗匹配的射頻信號傳輸結構，進一步降低射頻信號的損耗。
[0008]本實用新型是采用以下技術手段解決上述技術問題的:一種射頻芯片及其無源器件的封裝結構，包括塑封體(4)以及RDL再布線層(5)，所述RDL再布線層(5)設置在塑封體(4)的表面，射頻芯片(1)及無源器件(2)塑封在塑封體(4)內。
[0009]作為進一步具體的技術方案，所述RDL再布線層(5)由高分子聚合物(52)和金屬化層(54)所構成，高分子聚合物(52)覆蓋在整個塑封體(4)的表面，金屬化層(54)被包裹在高分子聚合物(52)內，金屬化層(54)連接射頻芯片(1)及無源器件(2)的端口和外部電路。
[0010]作為進一步具體的技術方案，金屬化層(54)包含金屬化圖層(542)、金屬化通孔(544)，以及BGA焊盤(546)，金屬化圖層(542)之間采用金屬化通孔(544)進行連接，距離射頻芯片(1)最近的金屬化圖層(542)通過金屬化通孔(544)連接射頻芯片(1)的端口，該距離射頻芯片(1)最近的金屬化圖層(542)同時通過金屬化通孔(544)連接到其他無源器件(2)的端口，距離高分子聚合物(52)外表面最近的金屬化圖層(542)通過金屬化通孔(544)連接BGA焊盤(546)，BGA焊盤(546)分布在RDL再布線層(5)的表層，所述BGA焊盤(546)與外圍電路通過BGA焊球互連。
[0011]作為進一步具體的技術方案，所述金屬化圖層(542)為2?3層。
[0012]作為進一步具體的技術方案，每層金屬化圖層(542)厚度為5?8μηι。
[0013]作為進一步具體的技術方案，所述金屬化通孔(544)高度為10?15μηι。
[0014]作為進一步具體的技術方案，射頻芯片(1)的中間連接射頻信號線(8)，射頻芯片
(1)的兩端連接接地面(9)，射頻信號線(8)的外端連接射頻焊盤(80)，接地面(9)的外端連接接地焊盤(90)，射頻信號線(8)和射頻焊盤(80)構成一組金屬化層，接地面(9)和接地焊盤(90)構成一組金屬化層，射頻焊盤(80)外有射頻焊球(82)，接地面(9)外有接地焊球(92)。
[0015]作為進一步具體的技術方案，射頻芯片(1)之間或射頻芯片(1)與無源器件(Γ)之間通過射頻信號線(8)與接地面(9)進行互連。
[0016]本實用新型的優點在于:通過本實用新型，能夠將一個或多個射頻芯片以及相關的分立器件集成于一個塑封體中，制成一個具有系統級功能的單塑封體。并且消除現有封裝技術所帶來的寄生效應，且可以通過設計阻抗匹配的射頻信號傳輸結構，進一步降低射頻信號的損耗。
[0017]本實用新型所涉及的射頻傳輸結構設計不僅限于相控陣雷達T/R收發組件中微波射頻芯片的封裝，還可以應用到移動通訊產品、通訊基站、汽車雷達等射頻收發芯片的系統級封裝中。
【附圖說明】
[0018]圖1是本實用新型的實施例中晶圓狀的圖形重構示意圖。
[0019]圖2是本實用新型的實施例中晶圓狀塑封體示意圖。
[0020]圖3是本實用新型的實施例中RDL再布線示意圖。
[0021]圖4是本實用新型的實施例中塑封體切割示意圖。
[0022]圖5是本實用新型的實施例中RDL層結構橫截面示意圖。
[0023]圖6是本實用新型的實施例中RF端口垂直傳輸結構示意圖。
[0024]圖7是本實用新型的實施例中RF端口水平共面傳輸結構的橫截面示意圖。
[0025]圖8是本實用新型的實施例中RF端口水平共面傳輸結構的射頻芯片與外部電路BGA連接的俯視圖。
[0026]圖9是射頻芯片之間或與無源器件之間的共面傳輸結構俯視示意圖。
【具體實施方式】
[0027]以下結合附圖對本實用新型進行詳細的描述。
[0028]請參閱圖1至圖4，為了解決射頻芯片，尤其是高頻段下的射頻芯片的系統級封裝難題，本實用新型提出一種具有扇出型結構的無源器件嵌入式晶圓級封裝結構，這里將以一個加工案例來闡述該封裝結構的實施步驟:
[0029]1)通過芯片拾取設備，將射頻芯片1及其無源器件2按照封裝電路設計，以面朝下的方式，精確地粘接于覆有黏結膠帶的載臺3上，并在載臺3上重構成一個晶圓形狀，獲得的結構如圖1所示；
[0030]2)將載臺3上的所有射頻芯片1及其無源器件2進行塑封。塑封的材料可以采用液態塑封料或環氧薄膜兩種方式。液態塑封料可以通過注塑方式注入一個塑封模型中，并在120°C保溫固化1.5小時左右。若采用環氧塑封薄膜，則是通過150°C熱壓工藝實現，在150°C溫度下，環氧薄膜具有粘塑性特征，可以將芯片或器件包覆其中。最終獲得的結構如圖