靜電保護器件的制作方法
【技術領域】
[0001]本實用新型涉及靜電放電技術領域，特別是涉及一種靜電保護器件。
【背景技術】
[0002]在集成電路芯片的制作和應用中，隨著超大規模集成電路工藝技術的不斷提高，目前的CMOS集成電路制作技術已經進入深亞微米階段，MOS器件的尺寸不斷縮小，柵氧化層的厚度越來越薄，MOS器件耐壓能力顯著下降，靜電放電(Electrostatic Discharge，ESD)對集成電路的危害變得越來越顯著。因此，對集成電路進行ESD的保護也變得尤為重要。
[0003]現有的靜電保護器件中常用的器件包括柵極接地的NMOS晶體管(gate groundNM0S，簡稱GGNM0S)和輸出驅動單元(output unit)，如圖1所示，圖1為現有技術中靜電保護器件I的等效電路圖。在圖1中，輸出驅動單元等效為晶體管M1，柵極接地的NMOS晶體管等效為晶體管M2，晶體管Ml和晶體管M2相并聯。
[0004]然而，在現有技術中，靜電保護器件I的布圖設計不合理，使得輸出驅動單元受到柵極接地的NMOS晶體管中電流的影響，由于柵極接地的NMOS晶體管中電流不均勻，使得輸出驅動單元被損壞，甚至出現ESD外掛的現象。
【實用新型內容】
[0005]本實用新型的目的在于，提供一種靜電保護器件，使得所述靜電保護器件的電流均勻分布，增加所述靜電保護器件的過電流能力。
[0006]為解決上述技術問題，本實用新型提供一種靜電保護器件，所述靜電保護器件包括一個柵極接地的NMOS晶體管和兩個分別位于所述柵極接地的NMOS晶體管兩側的輸出驅動子單元，每個所述輸出驅動子單元包括2n個位于一襯底上的第一柵極、多個位于所述第一柵極兩側且位于所述襯底中的第一漏極和源極，其中，所述柵極接地的NMOS晶體管分別與相鄰的兩個所述第一柵極共用一個所述源極，η為正整數。
[0007]進一步的，所述柵極接地的NMOS晶體管包括位于所述襯底上的兩個第二柵極、位于兩個所述第二柵極之間且位于所述襯底中的第二漏極、分別位于兩個所述第二柵極兩側的共用的所述源極。
[0008]進一步的，兩個所述第二柵極并聯后，串聯一負載。
[0009]進一步的，所述第一漏極、源極、第二漏極均為N型重摻雜。
[0010]進一步的，所述第一柵極和第二柵極均為條形，且并排排列。
[0011]進一步的，所述第一柵極和非共用的所述源極分別接地。
[0012]進一步的，所述襯底的摻雜類型為P型襯底。
[0013]進一步的，所述襯底中還包括一隔離區，所述隔離區包圍所述柵極接地的NMOS晶體管和兩個所述輸出驅動子單元。
[0014]進一步的，所述隔離區的摻雜類型為P型重摻雜。
[0015]進一步的，所述隔離區接地。
[0016]與現有技術相比，本實用新型提供的靜電保護器件具有以下優點:
[0017]在本實用新型提供的靜電保護器件中，對所述靜電保護器件的布圖進行設計，在一個柵極接地的NMOS晶體管的兩側分別設置兩個輸出驅動子單元，每個所述輸出驅動子單元包括2η個位于一襯底上的第一柵極、多個位于所述第一柵極兩側且位于所述襯底中的第一漏極和源極，其中，所述柵極接地的NMOS晶體管分別與相鄰的兩個所述第一柵極共用一個所述源極。在所述靜電保護器件剛開始工作時，所述柵極接地的NMOS晶體管首先開啟，然后使得所述柵極接地的NMOS晶體管兩側的PN結由近至遠依次開啟，從而使得所述靜電保護器件中的電流不會過大，從而增加所述靜電保護器件的過電流能力。
【附圖說明】
[0018]圖1為現有技術中靜電保護器件的等效電路圖；
[0019]圖2為本實用新型一實施例中靜電保護器件的俯視圖；
[0020]圖3為圖2沿ΑΑ’線的剖面圖；
[0021]圖4為本實用新型一實施例中靜電保護器件的工作原理圖。
【具體實施方式】
[0022]下面將結合示意圖對本實用新型的靜電保護器件進行更詳細的描述，其中表示了本實用新型的優選實施例，應該理解本領域技術人員可以修改在此描述的本實用新型，而仍然實現本實用新型的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本實用新型的限制。
[0023]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本實用新型由于不必要的細節而混亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的限制，由一個實施例改變為另一個實施例。另外，應當認為這種開發工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規工作。
[0024]在下列段落中參照附圖以舉例方式更具體地描述本實用新型。根據下面說明和權利要求書，本實用新型的優點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本實用新型實施例的目的。
[0025]本實用新型的核心思想在于，提供一種靜電保護器件，所述靜電保護器件包括一個柵極接地的NMOS晶體管和兩個分別位于所述柵極接地的NMOS晶體管兩側的輸出驅動子單元，每個所述輸出驅動子單元包括2η個位于一襯底上的第一柵極、多個位于所述第一柵極兩側且位于所述襯底中的第一漏極和源極，其中，所述柵極接地的NMOS晶體管分別與相鄰的兩個所述第一柵極共用一個所述源極，η為正整數。對所述靜電保護器件的布圖進行設計，在一個柵極接地的NMOS晶體管的兩側分別設置兩個輸出驅動子單元，在所述靜電保護器件剛開始工作時，所述柵極接地的NMOS晶體管首先開啟，然后使得所述柵極接地的NMOS晶體管兩側的PN結由近至遠依次開啟，從而使得所述靜電保護器件中的電流不會過大，從而增加所述靜電保護器件的過電流能力。
[0026]以下結合圖2-圖4說明本實施例中的靜電保護器件。其中，2為本實用新型一實施例中靜電保護器件的俯視圖；圖3為圖2沿AA’線的剖面圖；圖4為本實用新型一實施例中靜電保護器件的工作原理圖。
[0027]如圖3所示，所述靜電保護器件10包括一個柵極接地的NMOS晶體管20和兩個分別位于所述柵極接地的NMOS晶體管20兩側的輸出驅動子單元30。每個所述輸出驅動子單元30包括2η個位于一襯底100上的第一柵極220、多個位于所述第一柵極220兩側且位于所述襯底100中的第一漏極120和源極110、110a，其中，所述柵極接地的NMOS晶體管20分別與相鄰的兩個所述第一柵極220共用一個所述源極110a，η為正整數，在圖2和圖3中，