截止電壓控制型功率器件，其特征在于:包括金屬導電層101，所述金屬導電層101的一側設置有襯底100，所述襯底100上設置有多個溝槽，所述襯底100的一側設置有電壓控制型功率器件的正面結構105，溝槽一側的金屬導電層101上設置有電位V端；所述金屬導電層101與襯底100之間還有背面重摻雜區106，各溝槽內設置有溝槽導電填充物102，在所述溝槽的側壁和溝槽底部1031設置有絕緣層103，利用溝槽將器件背面電勢引入器件內部，在溝槽之間形成相互連接的感應電荷濃度增強區104，各感應電荷濃度增強區104的寬度分別為al、a2、…、an，其中η代表感應電荷濃度增強區104的數量。
[0051]電壓控制型功率器件的正面結構105包括IGBT或VDM0S。具體指的是本專利所述電壓控制型功率器件可以是IGBT，也可以是VDM0S。這兩種器件的正面結構中都包含有柵極，且二者的柵極均可以采用平面柵結構，也可以采用溝槽柵結構。采用平面柵結構的IGBT稱為平面柵IGBT，采用溝槽柵結構的IGBT稱為溝槽柵IGBT。同樣，采用平面柵結構的VDMOS稱為平面柵VDMOS，采用溝槽柵結構的VDMOS稱為溝槽柵VDMOS。
[0052]所述電位V端為背面電極，襯底100為N型時，電位V端加正偏壓；襯底100為P型時，電位V端加負偏壓。電壓控制型功率器件為IGBT時，電位V端稱為集電極，電壓控制型功率器件為VDMOS時，電位V端稱為漏極。所述襯底100包括硅、碳化硅、氮化鎵、砷化鎵或金剛石，所述襯底100的導電類型為P型或者N型。所述金屬導電層101包括多晶硅、鋁、銀、銅、鈦、鎳、鉬、金或其合金。這里的合金具體是指以上述材料為基的合金。所述溝槽導電填充物102包括多晶硅、鋁、銀、銅、鈦、鎳、鉬、金或其合金。這里的合金具體是指以上述材料為基的合金。所述絕緣層103包括氧化硅、氮化硅、氧化鉭或氧化鋯。
[0053]當器件為N型襯底的IGBT時，背面重摻雜區106為P型摻雜，為P型襯底的IGBT時，背面重摻雜區106為N型摻雜；當器件為N型襯底的VDMOS時，背面重摻雜區106為N型摻雜，為P型襯底的VDMOS時，背面重摻雜區106為P型摻雜。各感應電荷濃度增強區104的寬度全部相同、部分相同或全部不同。各溝槽之間的間距即為感應電荷濃度增強區104的寬度。
[0054]所述溝槽的截面為矩形，溝槽底部1031為直線或弧線，溝槽開口寬度為3.0um，溝槽底部1031寬度為3.0um，溝槽間隔為0.5um，溝槽深度為20um。
[0055]本實用新型完全通過器件結構設計來實現場截止，徹底擺脫了現有技術摻雜方法所固有的擴散深度有限、高溫過程影響器件其他結構以及工藝受限等缺點。本實用新型所述器件的背面工藝與溝槽柵結構的功率器件的正面工藝一致，與現行IGBT和MOS工藝兼容，不涉及外延技術，成本較低。本實用新型中所述器件的場截止功能是通過溝槽的場效應來實現的，因此該效應具有隨電場增強而增強的自適應特性。
[0056]實施例5
[0057]具有自適應性的場截止電壓控制型功率器件，其特征在于:包括金屬導電層101，所述金屬導電層101的一側設置有襯底100，所述襯底100上設置有多個溝槽，所述襯底100的一側設置有電壓控制型功率器件的正面結構105，溝槽一側的金屬導電層101上設置有電位V端；所述金屬導電層101與襯底100之間還有背面重摻雜區106，各溝槽內設置有溝槽導電填充物102，在所述溝槽的側壁和溝槽底部1031設置有絕緣層103，利用溝槽將器件背面電勢引入器件內部，在溝槽之間形成相互連接的感應電荷濃度增強區104，各感應電荷濃度增強區104的寬度分別為al、a2、…、an，其中η代表感應電荷濃度增強區104的數量。
[0058]電壓控制型功率器件的正面結構105包括IGBT或VDM0S。具體指的是本專利所述電壓控制型功率器件可以是IGBT，也可以是VDM0S。這兩種器件的正面結構中都包含有柵極，且二者的柵極均可以采用平面柵結構，也可以采用溝槽柵結構。采用平面柵結構的IGBT稱為平面柵IGBT，采用溝槽柵結構的IGBT稱為溝槽柵IGBT。同樣，采用平面柵結構的VDMOS稱為平面柵VDMOS，采用溝槽柵結構的VDMOS稱為溝槽柵VDMOS。
[0059]所述電位V端為背面電極，襯底100為N型時，電位V端加正偏壓；襯底100為P型時，電位V端加負偏壓。電壓控制型功率器件為IGBT時，電位V端稱為集電極，電壓控制型功率器件為VDMOS時，電位V端稱為漏極。所述襯底100包括硅、碳化硅、氮化鎵、砷化鎵或金剛石，所述襯底100的導電類型為P型或者N型。所述金屬導電層101包括多晶硅、鋁、銀、銅、鈦、鎳、鉬、金或其合金。這里的合金具體是指以上述材料為基的合金。所述溝槽導電填充物102包括多晶硅、鋁、銀、銅、鈦、鎳、鉬、金或其合金。這里的合金具體是指以上述材料為基的合金。所述絕緣層103包括氧化硅、氮化硅、氧化鉭或氧化鋯。
[0060]當器件為N型襯底的IGBT時，背面重摻雜區106為P型摻雜，為P型襯底的IGBT時，背面重摻雜區106為N型摻雜；當器件為N型襯底的VDMOS時，背面重摻雜區106為N型摻雜，為P型襯底的VDMOS時，背面重摻雜區106為P型摻雜。各感應電荷濃度增強區104的寬度全部相同、部分相同或全部不同。各溝槽之間的間距即為感應電荷濃度增強區104的寬度。
[0061]所述溝槽的截面為梯形，溝槽底部1031為直線或弧線，溝槽開口寬度為1.2um，溝槽底部1031寬度為0.8um，溝槽間隔為1.0um，溝槽深度為14um。
[0062]本實用新型完全通過器件結構設計來實現場截止，徹底擺脫了現有技術摻雜方法所固有的擴散深度有限、高溫過程影響器件其他結構以及工藝受限等缺點。本實用新型所述器件的背面工藝與溝槽柵結構的功率器件的正面工藝一致，與現行IGBT和MOS工藝兼容，不涉及外延技術，成本較低。本實用新型中所述器件的場截止功能是通過溝槽的場效應來實現的，因此該效應具有隨電場增強而增強的自適應特性。
[0063]實施例6
[0064]具有自適應的場截止電壓控制型功率器件，結構如圖1所示:
[0065]襯底為N型襯底，材質可為硅、碳化硅、氮化鎵、砷化鎵、金剛石中的一種，本實施例中為N型硅襯底。本實施例中，具有自適應的場截止電壓控制型功率器件是具有自適應場截止層的平面柵IGBT，可以用本領域技術人員習知的平面柵型非穿通IGBT(Non-Punch-Though IGBT, NPT-1GBT)的正面工藝制備其電壓控制型功率器件的正面結構105。背面注入P型雜質并進行退火，形成P+背面重摻雜區106，后續進行溝槽制備，利用溝槽將器件背面電勢引入器件內部，在溝槽之間形成相互連接的感應電荷濃度增強區104，溝槽之間A-A’和B-B’的載流子濃度分布如圖4所示。
[0066]溝槽為周期排布，即溝槽之間的間距全部相同，溝槽截面形貌為矩形，溝槽底部1031為直線，溝槽寬度為lum，溝槽間隔為0.5um-l.5um，溝槽深度為2um_20um。
[0067]實施例7
[0068]本實施例中，具有自適應的場截止電壓控制型功率器件是具有自適應場截止層的平面柵