復合半導體器件的制作方法
【技術領域】
[0001] 本實用新型設及半導體器件W及制造工藝，尤其設及一種復合高壓半導體器件。
【背景技術】
[0002] 高壓BCD炬ipolar-CMOS-DMO巧技術一般是指器件耐壓在100VW上的BCD技術， 目前廣泛應用在AC-DC電源、L邸驅動等領域。通常，要求功率器件的耐壓達到500V到800V 不等。
[000引LDM0S(lateraldoublediffusionM0巧晶體管器件是一種橫向高壓器件，在AC交流應用中一般作為后面模塊的驅動器件。通常，LDM0S晶體管器件的所有電極都在器件 表面，便于和低壓電路部分集成設計。
[0004] 在AC交流應用中，驅動電路通常需要啟動電路。在啟動電路中，傳統處理方式是， 啟動電路是從整流橋輸出端直接串聯大電阻作為啟動電阻，整流橋通過該大電阻給旁路電 容充電，直到啟動電路開始工作。該種方式的缺點是，驅動電路正常工作后，啟動電阻上仍 然要浪費一定的功耗，且外圍方案中需要增加一個電阻元件，增加的整機的成本。另外一種 實現方式是利用啟動電路本身集成高壓器件來完成啟動的功能，然后和VDM0S驅動器件通 過合封的方式封在同一封裝體內。通常，啟動電路中的高壓器件制造為一個大圓球，和低壓 驅動電路集成。但是，該種方式在小功率電源中提高了封裝的成本，且啟動電路中的大圓球 占到巧片很大的面積比例。
[0005] 因此，需要一種新型的高壓器件，W解決上述問題。 【實用新型內容】
[0006] 本實用新型要解決的技術問題是提供一種復合半導體器件，該器件可W用于啟動 電路，而且有利于節省版圖面積，降低成本。
[0007] 為解決上述技術問題，本實用新型提供了一種復合半導體器件，包括：
[000引第一滲雜類型的半導體襯底；
[0009] 第二滲雜類型的外延層，位于所述半導體襯底上，所述第二滲雜類型與第一滲雜 類型相反；
[0010] 第二滲雜類型的高壓阱，位于所述外延層內；
[0011] 第二滲雜類型的深阱，位于所述高壓阱內；
[0012] 第一滲雜類型的第一阱，與所述高壓阱并列地位于所述外延層內；
[0013] 第二滲雜類型的源極歐姆接觸區，位于所述第一阱內；
[0014] 漏極歐姆接觸區，位于所述深阱內；
[0015] 擠壓電阻歐姆接觸區，位于所述外延層內；
[0016] 靠近所述源極歐姆接觸區的柵極，至少覆蓋所述源極歐姆接觸區與所述高壓阱之 間的外延層；
[0017] 其中，所述源極歐姆接觸區、漏極歐姆接觸區和靠近所述源極歐姆接觸區的柵極 形成晶體管的至少一部分，所述漏極歐姆接觸區和擠壓電阻歐姆接觸區形成擠壓電阻的至 少一部分。
[0018] 根據本實用新型的一個實施例，所述器件還包括；第一滲雜類型的降場層，與所述 漏極歐姆接觸區并列地位于所述高壓阱內。
[0019] 根據本實用新型的一個實施例，所述器件還包括；第一滲雜類型的埋層，位于所述 半導體襯底內，所述外延層覆蓋所述埋層。
[0020] 根據本實用新型的一個實施例，所述器件還包括：
[0021] 場氧化層，至少覆蓋所述高壓阱的邊界和漏極歐姆接觸區之間的外延層；
[0022] 靠近所述漏極歐姆接觸區的柵極，覆蓋所述場氧化層的一部分。
[0023] 根據本實用新型的一個實施例，所述器件還包括：
[0024] 第一滲雜類型的隔離環，與所述高壓阱并列地位于所述外延層內；
[0025] 地電位接觸區，位于所述隔離環內。
[0026] 根據本實用新型的一個實施例，所述器件還包括；體接觸區，與所述源極歐姆接觸 區并列地位于所述第一阱內。
[0027] 根據本實用新型的一個實施例，所述隔離環和緊鄰的第一阱之間的外延層上覆蓋 有場氧化層，所述場氧化層上具有高值電阻，所述體接觸區與所述地電位接觸區電連接。 [002引根據本實用新型的一個實施例，在所述復合半導體器件的版圖上，所述高值電阻 分布在所述復合半導體器件的最外圍。
[0029] 根據本實用新型的一個實施例，所述漏極歐姆接觸區具有第二滲雜類型，所述晶 體管為LDMOS晶體管。
[0030] 根據本實用新型的一個實施例，所述漏極歐姆接觸區具有第一滲雜類型，所述晶 體管為LIGBT晶體管。
[0031] 根據本實用新型的一個實施例，所述器件還包括；第二滲雜類型的第二阱，與所述 高壓阱并列地位于所述外延層內，所述擠壓電阻歐姆接觸區位于所述第二阱內。
[0032] 與現有技術相比，本實用新型具有W下優點：
[0033] 本實用新型實施例的復合半導體器件集成有晶體管和擠壓電阻，可W用于驅動電 路的啟動電路。該晶體管和擠壓電阻在制造工藝上兼容，而且形成共漏結構，該使得器件的 版圖結構更為緊湊，有利于節省版圖面積，降低成本。
[0034] 另外，本實用新型實施例的復合半導體器件還集成有高值電阻，該高值電阻可W 用于啟動電路。該高值電阻可W采用和晶體管、擠壓電阻兼容的工藝形成，有利于進一步提 高集成度，降低成本。
[0035] 進一步而言，本實用新型實施例的復合半導體器件中，半導體襯底中的埋 層、埋層上的外延層、外延層內的高壓阱W及高壓阱內的深阱和降場層形成雙阱漸變 值ouble-Resurf)結構，對于晶體管而言具有如下好處：
[0036] (1)緩解了常規雙阱漸變晶體管（如LDM0S晶體管）的電荷敏感性問題，有利于增 加工藝窗口，因為傳統工藝的Double-Resurf晶體管受制于N型電荷和P型電荷匹配的要 求限制，器件的性能參數對電荷的不平衡效應很敏感，從而增加了工藝控制的難度；而本實 用新型上述雙阱漸變結構在Double-Resu計結構的基礎上引入了外延層/高壓阱/深阱形 成的線變雜質分布結構，優化器件表面場分布，緩解電荷的敏感性；
[0037] (2)深阱可W引入新的表面峰值電場（也即深阱和高壓阱之間的結在器件表面引 入新的峰值電場），從而可W提高橫向器件耐壓，使得盡量少的器件漂移區長度（也即小的 巧片面積）可W承受更高的電壓，而且不增加比導通電阻；由于深阱的引入，使得靠近晶體 管源端和漏端的峰值電場降低，從而降低了對器件表面的影響，有利于提高器件可靠性； [003引 （3)漏端的深阱可W提高漏端濃度，有利于改善器件的開態特性，從而擴展器件的 安全工作區；
[0039] (4)滲雜類型相反的高壓阱和外延層相結合形成的結構，可W減小單純外延工藝 (即漂移區全部用外延電荷來實現控制）的控制難度，同時也減小了高壓阱的推阱工藝的 工藝時間和難度；
[0040] (4)埋層的引入可W減小薄外延工藝電場向源端集中的效應，從而減小因為鳥嘴 部分電場過大帶來的越出問題（walk-out)等可靠性問題。
【附圖說明】
[0041] 圖1是根據本實用新型第一實施例的復合半導體器件的版圖示意圖；
[00創圖2是圖1中區域104的剖面結構示意圖；
[0043] 圖3是根據本實用新型第二實施例的帶擠壓電阻的驅動電路示意圖；
[0044] 圖4是根據本實用新型第二實施例的復合半導體器件的版圖示意圖；
[0045] 圖5是根據本實用新型第S實施例的復合半導體器件的剖面結構示意圖；
[0046] 圖6是根據本實用新型第四實施例的復合半導體器件的剖面結構示意圖；
[0047] 圖7是根據本實用新型第五實施例的復合半導體器件的制造方法的流程示意圖；