用于測試相變存儲器的半導體結構的制作方法
【技術領域】
[0001]本實用新型涉及半導體集成電路技術領域，尤其涉及一種用于測試相變存儲器的半導體結構。
【背景技術】
[0002]隨著技術的發展，半導體存儲器，如閃存(FLASH)、靜態隨機存儲器(SRAM)及動態隨機存儲器(DRAM)等，正逐步面臨其在更先進工藝技術節點下“技術瓶頸”問題。發展新型存儲技術，以克服當前半導體存儲技術面臨的限制，適應高容量、低功耗以及快速存取等應用需求具有重要的研發價值。
[0003]近年來，以相變材料為存儲介質的相變存儲器(phase-change memory, PCM)正受到高度關注。與半導體存儲器相比，PCM屬于電阻型存儲器，具有一些明顯的優勢，如制造成本低、抗輻射、具有優異的尺寸微縮性能及多位元存儲能力以適應更高容量存儲等，目前已被認可為下一代主流存儲技術。PCM通常基于Ge、Sb以及Te元素的二元或三元合金為核心相變存儲材料，然而在PCM制備過程中，相變材料與接觸電極之間的接觸影響接觸，相變材料的生長條件以及相變材料的非晶態都有對PCM的性能產生影響。這樣會造成相變存儲材料以及加熱電極的組分與物性發生變化，繼而嚴重影響PCM的工作性能，如造成多次編程操作后初始狀態出現漂移，循環壽命下降，長期數據保持力降低等。不僅是判斷。
[0004]現有技術中對于相變存儲器額生長工藝以及性能進行測試時，形成的相變存儲器的測試電路圖參考圖1所示，包括多條字線WL和多條位線BL，以及設置于字線WL和位線BL上的多個相變存儲器單元I。在現有技術中，電路結構中某些相變存儲器單元I中由于相變材料與接觸電極之間的接觸可能不好等原因而導致該相變存儲器單元性能不好時，當進行測試時，測試信號會繞過該相變存儲器單元，從而使得測試過程中測試不到出現問題的相變存儲器單元，從而導致測試結果不準確，
【實用新型內容】
[0005]本實用新型的目的在于，提供一種用于測試相變存儲器的半導體結構，用于測試PCM存儲器中的接觸是否正常以及相變材料的生長條件。
[0006]為解決上述技術問題，本實用新型提供一種用于測試相變存儲器的半導體結構，包括:
[0007]沿第一方向排布的N條字線，每條所述字線上排布M個第一金屬，并且第η-1條字線上的第m-Ι個第一金屬與第η條字線上的第m個第一金屬對齊，其中，η = 1,2,......，Ν，
m = 1,2,……，M，N、M為大于2的自然數；
[0008]NXM個底部接觸電極，每個底部接觸電極位于每個所述第一金屬上，與所述第一金屬電連接；
[0009]沿第二方向排布的2N個相變材料層，每個所述相變材料層位于每條字線上的第I個和第M個所述第一金屬上，并且與相應的底部接觸電極電連接；
[0010]沿第二方向排布的2N條位線，每一條位線位于所述相變材料層上；
[0011 ] 其中，每條字線上第I個第一金屬與第2個第一金屬之間的區域斷開，第M-1個第一金屬與第M個第一金屬之間的區域斷開。
[0012]可選的，所述半導體結構還包括2N個頂部接觸電極，每個頂部接觸電極位于所述底部接觸電極的上方，并位于所述相變材料層與字線之間，所述頂部接觸電極與所述相變材料層電連接。
[0013]可選的，每一條字線連接一第一測量焊墊。
[0014]可選的，所述半導體結構還包括沿第二方向排布的2條第二金屬，分別位于字線陣列的兩端，并與所在方向上的每一條所述字線連接。
[0015]可選的，所述第二金屬上形成有第三金屬。
[0016]可選的，所述第二金屬與所述第三金屬之間是通過若干連接塞連接。
[0017]可選的，所述第三金屬分別連接一第二測量焊墊。
[0018]可選的，所述第一方向與所述第二方向相垂直。
[0019]可選的，所述相變存儲材料層為鍺銻碲合金材料層。
[0020]可選的，N為 50，M 為 100。
[0021]本實用新型提供的用于測試相變存儲器的半導體結構。在第一測量焊墊施加信號，通過第二測量焊墊輸出的信號，判斷相變存儲器的工藝條件以及器件性能。
【附圖說明】
[0022]圖1為現有技術中相變存儲器的電路示意圖；
[0023]圖2為本實用新型中一種用于測試相變存儲器的半導體結構的示意圖；
[0024]圖3為本實用新型中用于測試相變存儲器的半導體結構的測試單元結構的剖面圖；
[0025]圖4為本實用新型中另一種用于測試相變存儲器的半導體結構的示意圖；
[0026]圖5為本實用新型另一實施例中用于測試相變存儲器的半導體結構的測試單元結構的剖面圖。
【具體實施方式】
[0027]下面將結合示意圖對本實用新型的用于測試相變存儲器的半導體結構進行更詳細的描述，其中表示了本實用新型的優選實施例，應該理解本領域技術人員可以修改在此描述的本實用新型，而仍然實現本實用新型的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本實用新型的限制。
[0028]本實用新型的核心思想在于，在每一條字線上，將需要測試的每條字線上的每一個相變存儲器的測試單元隔離開來，在測試的過程中，在第一測量焊墊上輸入信號，通過第二測量焊墊輸出的信號，判斷器件單元中相變材料層與底部接觸電極以及相變材料層之間的接觸關系，以及相變材料層生長的工藝條件等。同時，本實用新型，在用于測試的測試單元之間設置若干了不用于測試的第一金屬和底部接觸電極的結構，使得測試的結構與實際的相變存儲器的結構更接近，從而保證測試的準確性。
[0029]以下結合圖2-圖5對本實用新型的用于測試相變存儲器的半導體結構進行詳細的描述。
[0030]參考圖2所示，本實用新型的半導體結構包括:
[0031]沿第一方向(X方向)排布的N條字線WL，每條所述字線WL上排布M個第一金屬10，并且第η-1條字線WL上的第m-ι個第一金屬10與第η條字線WL上的第m個第一金屬10對齊，其中，η = 1，2，……，N，m=l，2，……，M，N、M為大于2的自然數，例如，N為50，1為100，N、M具體數值可以根據實際的相變存儲器的結構進行設定，并不局限于本實施中的限定。需要說明的是，在每條字線WL上，第I個第一金屬10與第2個第一金屬20之間的區域斷開，第M-1個第一金屬10與第M個第一金屬20之間的區域斷開，使得在后續形成的半導體結構中，在測試的器件結構中保留不需要測試的部分，使得測試結構兼備與相變存儲器陣列相似的圖案。從而使得整個半導體測試結構上的圖形密度與實際制備的相變存儲器的器件單元的密度形同，從而模擬相變存儲器陣列的圖案，以減少工藝對不同圖案密度的敏感性，從而保證測試的準確性。
[0032]NXM個底部接觸電極20，每個底部接觸電極20位于每個所述第一金屬10上，與所述第一金屬10電連接。
[0033]沿第二方向(Y方向)排布的2N個相變材料層30，每個所述相變材料層30位于每條字線BL上的第I個和第M個所述第一金屬10上，并且分別與該方向上(Y方向)的其他的每條字線WL連接。每個相變材料