帶邊緣緩沖的晶片封裝結構及晶片級芯片封裝結構的制作方法
【技術領域】
[0001]本實用新型涉及一種半導體的封裝結構，尤其涉及一種帶邊緣緩沖的晶片封裝結構及晶片級芯片封裝結構。
【背景技術】
[0002]在晶片級芯片TSV(Through Silicon Via，硅通孔)技術封裝中，通常在芯片的上表面即功能面粘合一玻璃基板或硅基板，以保護功能區不受損傷或污染，再在芯片的下表面即基底的下表面做開口露出焊墊，用金屬線路將焊墊電性引到芯片下表面。如圖1和圖2所示，公知的晶片級芯片封裝過程為:首先，提供一具有多個芯片I的晶片和基板2，芯片通常具有元件區10和位于元件區周邊的焊墊4，焊墊位于芯片的氧化層11內，且與元件區電性連接，基板2通過粘結層9粘合于晶片的上表面；然后，在晶片的下表面做向上表面延伸的開口，開口暴露出焊墊4;接著，在開口內做絕緣層5、金屬布線層6、防護層7、焊料凸點8等，將焊墊的電性引到晶片的下表面，形成晶片封裝結構，如圖1所示；最后，沿晶片封裝結構的預定切割線切割，分立成多個單顆芯片，即形成晶片級芯片封裝結構。
[0003]上述封裝過程中，在最終將晶片封裝結構切割形成單顆芯片時，通常采用機械切割的方式，即通過機械切割方式切割晶片的基底材料部分和基板部分，而在切割基板材料如硅和玻璃時，切刀12進刀附近會產生應力，引起崩邊；或導致翹曲或者微裂紋13 (如圖2所示)，該翹曲或微裂紋13在后續熱循環試驗時，形變程度會加劇，最終將引起金屬布線層與基板的分離，導致失效，影響了封裝芯片的可靠性。
【發明內容】
[0004]為了解決上述技術問題，本實用新型提出一種帶邊緣緩沖的晶片封裝結構及其晶片級芯片封裝結構，該晶片封裝結構能夠緩解切割應力，避免芯片在切割邊緣產生崩裂、翹曲或裂紋，由該晶片封裝結構切割形成的晶片級芯片封裝結構能夠有效避免熱循環試驗引起的金屬層與其下方材料的分層，提高了芯片的可靠性。
[0005]本實用新型的技術方案是這樣實現的:
[0006]一種帶邊緣緩沖的晶片封裝結構，包括具有若干芯片的晶片，相鄰芯片之間形成預定切割線，每個芯片的上表面包含有元件區和位于所述元件區周邊的若干焊墊，且所述焊墊電性連接所述元件區；還包括一基板，所述基板粘合于所述晶片的上表面；所述基板上與所述預定切割線相對的位置形成有凹槽，所述凹槽內填充有具有緩解切割應力作用的絕緣材料；每個芯片的周邊形成有對應所述焊墊的臺階，所述臺階連接該芯片的下表面和所述絕緣材料，所述臺階的底部進入所述絕緣材料，且所述臺階的表面暴露出所述焊墊；所述臺階上形成有金屬布線層，該金屬布線層沿臺階的表面將焊墊電性引到所述芯片的下表面。
[0007]作為本實用新型的進一步改進，所述臺階包括第一階臺和第二階臺，所述第二階臺低于所述第一階臺，第一階臺包括第一側壁和第一底部，第二階臺包括第二側壁和第二底部，所述第一側壁、所述第一底部、所述第二側壁、所述第二底部順次連接，且所述第一側壁連接所述芯片的下表面，所述第二底部進入所述絕緣材料。
[0008]作為本實用新型的進一步改進，所述凹槽為貫穿所述基板的條形溝槽或形成于基板局部的方形凹槽、弧形凹槽。
[0009]作為本實用新型的進一步改進，所述凹槽為方形凹槽或弧形凹槽時，其對應所述芯片的一個焊墊或多個相鄰焊墊。
[0010]作為本實用新型的進一步改進，所述絕緣材料為負性光刻膠。
[0011]作為本實用新型的進一步改進，所述凹槽的側壁或所述臺階與所述芯片的上表面垂直或有一定夾角。
[0012]作為本實用新型的進一步改進，所述金屬布線層與所述芯片的基底材料之間鋪設有絕緣層。
[0013]作為本實用新型的進一步改進，所述金屬布線層上設置有防護層，該防護層在金屬布線層的預設焊盤位置形成有開口，所述開口內植有焊料凸點。
[0014]作為本實用新型的進一步改進，所述臺階底部的金屬布線層未延伸到對應的芯片的邊緣，邊緣處的所述絕緣材料和所述防護層結合在一起。
[0015]一種帶邊緣緩沖的晶片級芯片封裝結構，所述晶片級芯片封裝結構為所述帶邊緣緩沖的晶片封裝結構沿預定切割線切割后形成的任一單顆芯片的封裝結構。
[0016]本實用新型的有益效果是:本實用新型提供一種帶邊緣緩沖的晶片封裝結構及晶片級芯片封裝結構，該晶片封裝結構中，在基板的邊緣對應晶片預定切割線的位置形成了凹槽，并在凹槽內填充了具有緩解切割應力作用的絕緣材料，由于絕緣材料位于晶片終切進刀部位處，其可以緩解晶片切割成單顆芯片時的切割應力，因此，本實用新型能夠避免芯片在邊緣產生崩裂、翹曲或裂紋；且由該晶片封裝結構切割形成的晶片級芯片封裝結構能夠有效避免熱循環試驗引起的金屬層與其下方材料的分離，提高芯片的可靠性。較佳的，金屬布線層沿芯片邊緣的臺階將焊墊的電性引到基底下表面的同時，金屬布線層延伸至絕緣材料，且未延伸到對應的芯片的邊緣，邊緣處的絕緣材料和防護層結合在一起，這樣，相對于防護層與基板材料的結合，其具有更好的結合效果，能夠進一步避免防護層的分層，提高芯片的可靠性。
【附圖說明】
[0017]圖1為公知的晶片封裝結構切割位置示意圖；
[0018]圖2為圖1中A處放大結構示意圖；
[0019]圖3為本實用新型封裝過程中晶片上表面粘合基板后切割位置示意圖；
[0020]圖4為本實用新型封裝過程中晶片形成臺階后切割位置示意圖；
[0021]圖5為本實用新型形成晶片封裝結構后切割位置示意圖；
[0022]圖6為圖5中B處放大結構示意圖；
[0023]圖7為本實用新型中晶片級芯片封裝結構的一結構示意圖；
[0024]圖8為本實用新型中晶片級芯片封裝結構的另一結構示意圖；
[0025]圖9為本實用新型中晶片級芯片封裝結構的又一結構示意圖；
[0026]圖10為實用新型中凹槽的一結構示意圖；
[0027]圖11為實用新型中凹槽的另一結構示意圖；
[0028]圖12為實用新型中凹槽的又一結構示意圖。
[0029]結合附圖，作以下說明:
[0030]1--芯片2--基板
[0031]3——絕緣材料4——焊墊
[0032]5——絕緣層 6——金屬布線層
[0033]7——防護層 8——焊料凸點
[0034]9 粘結層 10 兀件區
[0035]11——氧化層 12——刀片
[0036]13——微裂紋 14——臺階
[0037]141一一第一側壁 142—一第一底部
[0038]143一一第二側壁 144一一第二底部
[0039]15——預定切割線
【具體實施方式】
[0040]為使本實用新型能夠更加明顯易懂，下面結合附圖對本發明的【具體實施方式】做詳細的說明。為方便說明，實施例附圖的結構中各組成部分未按正常比例縮放，故不代表實施例中各結構的實際相對大小。
[0041]如圖3、圖4、圖5和圖6所示，一種帶邊緣緩沖的晶片封裝結構，包括具有若干芯片I的晶片，相鄰芯片之間形成預定切割線15，每個芯片的上表面包含有元件區10和位于所述元件區周邊的若干焊墊4，所述焊墊電性連接所述元件區，具體為元件區位于芯片的基底的上表面，焊墊位于芯片的氧化層內；還包括一基板2，所述基板粘合于所述晶片的上表面；所述基板上與所述預定切割線相對的位置形成有凹槽，所述凹槽內填充有具有緩解切割應力作用的絕緣材料3 ;每個芯片的周邊形成有對應所述焊墊的臺階14，所述臺階連接該芯片的下表面和所述絕緣材料，所述臺階的底部進入所述絕緣材料，且所述臺階的表面暴露出所述焊墊；所述臺階上形成有金屬布線層6，該金屬布線層沿臺階的表面將焊墊電性引到所述芯片的下表面。其中，芯片可以是微機電系統(Micro Electro MechanicalSystem, MEMS)，物理感測器件(Physical Sensor)等，但芯片類型不限于此，芯片的基底可以為硅基底、砷化鎵基底等。基板可為硅基板或玻璃基板。
[0042]若為MEMS芯片，基底和基板在元件區位置還會形成有腔體結構，為