非化學計量化學氣相沉積電介質膜表面鈍化方法
【專利說明】非化學計量化學氣相沉積電介質膜表面鈍化方法
[0001 ] 本發明專利申請是申請號為200980145108.7、申請日為2009年11月11日、發明名稱為“用于膜粗糙度控制的非化學計量化學氣相沉積電介質膜表面鈍化方法”的發明專利申請的分案申請。
[0002]相關申請案交叉參考
[0003]本申請案主張在2008年11月12日提出申請的標題為“用于膜粗糙度控制的非化學計量化學氣相沉積電介質膜表面鈍化方法(Method Of Nonstoich1metric CVDDielectric Film Surface Passivat1n For Film Roughness Control )，，的第61/113，805號美國臨時申請案的權益，所述美國臨時申請案以全文并入本文中。
技術領域
[0004]本發明的技術領域涉及膜粗糙度及缺陷的減小。更特定來說，本發明涉及一種用于消除用于半導體或集成電路(IC或芯片)制作的化學氣相沉積(CVD)膜(例如等離子增強化學氣相沉積(PECVD)膜)的膜粗糙度的方法。
【背景技術】
[0005]近年來，沉積層已受到關注，尤其是在半導體或IC制作的領域中。沉積是IC制造中的步驟。在沉積期間，舉例來說，在硅晶片上沉積或生長電絕緣(電介質)或導電材料層。一種類型的沉積為化學氣相沉積(CVD)13CVD用于在襯底上沉積(例如)充當電介質(絕緣體)、金屬(導體)或半導體(部分導體)的膜。在CVD工藝期間，含有待沉積的材料的原子的前驅物氣體可在襯底表面上反應，從而形成固體材料薄膜。
[0006]一種形式的CVD為等離子增強化學氣相沉積(PECVD) JECVD用作用于主要在一些襯底上從氣體相(氣相)到固態地沉積電介質薄膜的半導體制作沉積方法。所述工藝中涉及在形成反應的前驅物氣體的等離子之后發生的一些化學反應。
[0007]隨著IC技術得到不斷進步，在CVD及PECVD中，存在對提供具有受控表面粗糙度的膜的需要。由于平滑表面可允許光刻工藝中的良好結果，因此需要平滑表面。還存在對提供無缺陷的膜及對提供粘附到主體襯底的膜的需要。此外，存在對提供在厚度上以及在化學、電及機械性質上為均勻的膜的需要。
[0008]可進一步需要在襯底工藝流程中消除或至少減小金屬前電介質(PMD)、金屬間電介質(IMD)及鈍化模塊處的膜粗糙度。可進一步需要改進缺陷監測，例如由科磊公司(KLA-Tencor Corporat1n)提供的在線襯底缺陷監測。可進一步需要提供電介質層的平滑表面。
【發明內容】
[0009]根據一個實施例，提供一種用于在電介質膜的化學氣相沉積(CVD)中減小膜表面粗糙度的方法。所述方法的一個步驟為通過用反應物對CVD電介質膜的膜表面進行鈍化而從所述膜表面移除懸掛鍵。
[0010]根據一個實施例，一種系統可包含用于通過化學氣相沉積(CVD)在晶片上沉積電介質膜的構件及用于以電介質膜沉積序列原位引入反應物氣體的構件。所述用于引入反應物氣體的構件可操作以從通過CVD沉積的電介質膜的膜表面移除懸掛鍵。
[0011]根據另一實施例，提供一種用于在電介質膜的化學氣相沉積(CVD)中減小膜表面粗糙度的方法。電介質膜的表面粗糙度的減小是通過用蒸汽環境中的反應物氣體對所述電介質膜或先前電介質膜或者所述電介質膜及先前電介質膜的非化學計量膜表面進行鈍化來完成。
[0012]根據另外的實施例，懸掛鍵移除步驟可通過從先前電介質膜的膜表面移除懸掛鍵而減小后續膜的表面粗糙度。懸掛鍵移除步驟可在主要膜沉積步驟之前或之后或者之前及之后完成。優選地，懸掛鍵移除步驟可以電介質1旲丨幾積序列原位完成。
[0013]在另外的實施例中，可沉積后續電介質膜，且其可包含出自以下群組中的至少一者:金屬前電介質(PMD)膜、金屬間電介質(Hffi)膜或鈍化膜。所述電介質膜可包含出自以下群組中的至少一者:透紫外光氮化硅(UVSIN)、富硅氧化物(SRO)、二氧化硅(S12)、氮化硅(Si3N4)、磷硅酸鹽玻璃(PSG)或氧氮化硅(S1N)。所述反應物氣體可包含出自以下群組中的至少一者:氨氣(NH3)、氫氣(?)、一氧化二氮(N2O)或氧氣(02)。
[0014]可存在適合于上文所提及方法及系統的數種CVD方法。舉例來說，所述CVD方法可為出自以下群組中的一者:熱CVD(TCVD)、大氣壓CVD(APCVD)、低壓CVD(LPCVD)、超高真空CVD(UHVCVD)、氣溶膠輔助CVD(AACVD)、直接液體注入CVD(DLICVD)、微波等離子輔助CVD(MPCVD)、等離子增強CVD(PECVD)、遠距等離子增強CVD(RPECVD)、原子層CVD(ALCVD)、熱線CVD(HffCVD)、催化CVD(Cat-CVD)、熱絲CVD(HFCVD)、金屬有機化學氣相沉積(MOCVD)、混合的物理-化學氣相沉積(HPCVD)、快速熱CVD(RTCVD)或氣相外延(VPE)。
[0015]所述實施例中的至少一者可提供具有受控表面粗糙度的膜。所述實施例中的至少一者可提供無針孔的膜及粘附到主體襯底的膜。所述實施例中的至少一者可提供在厚度上以及在化學、電及機械性質上為均勻的膜。
[0016]所述實施例中的至少一者可在襯底工藝流程中消除或至少減小金屬前電介質(PMD)、金屬間電介質(MD)及鈍化模塊處的膜粗糙度。此減小可使得光刻工藝能夠變得較不重要。
[0017]所述實施例中的至少一者可改進缺陷監測，例如由科磊(KLA-Tencor)提供的在線襯底缺陷監測。對膜粗糙度的此控制可使得KLA缺陷檢測對更小大小的缺陷檢測限度更敏感及精確。
[0018]所述實施例中的至少一者可提供電介質層的平滑表面。此類平滑表面可為前端IC裝置提供更佳的底材面、可靠的裝置特性。
[0019]所屬領域的技術人員根據以下說明及以上權利要求書將容易明了本發明的其它技術優點。本申請案的各種實施例僅獲得所闡述的優點的子集。任一個優點對于所述實施例來說并非關鍵的。任何所主張實施例可在技術上與任何在前的所主張實施例組合。
【附圖說明】
[0020]并入于本說明書中且構成其一部分的附圖圖解說明本發明的目前優選實施例，并與上文給出的一般說明及下文給出的優選實施例的詳細說明一起用于以實例方式解釋本發明的原理。
[0021]圖1圖解說明非化學計量Si3N4分子的實例。
[0022]圖2圖解說明膜層的實施例的實例。
[0023]圖3圖解說明化學計量Si 3N4分子的實例。
[0024]圖4圖解說明膜層的實施例的實例。
[0025]圖5圖解說明一個實施例的示范性方法的流程圖。
[0026]圖6圖解說明一個實施例的示范性方法的流程圖。
[0027]圖7圖解說明系統的示范性實施例。
[0028]圖8圖解說明具有懸掛鍵形成物的示范性膜層的粗糙膜表面。
[0029]圖9圖解說明根據所揭示方法的至少一個實施例的示范性膜層的平滑膜表面。
【具體實施方式】
[0030]下文所描述的方法可用于減小任何適合膜粗糙度。然而，所描述的方法特別適合于在CVD工藝中(例如在半導體或IC制作領域中)減小(如果不消除的話)膜粗糙度。一種形式的CVD為等離子增強化學氣相沉積(PECVD) JECVD可用作用于在某一襯底上從氣態(氣相)到固態地沉積薄膜的沉積方法。PECVD適合于半導體或IC制作。
[0031]襯底或晶片制作是半導體及IC制造的重要部分。制作工藝可涉及一系列操作，例如，氧化、掩蔽、蝕刻、摻雜、電介質沉積、金屬化及鈍化。舉例來說，在沉積期間，可在例如硅晶片的襯底上沉積或生長電絕緣(電介質)材料、導電材料或其組合的膜或層。舉例來說，此膜可為可在多層金屬結構中的任何金屬層之前沉積的金屬前電介質(PMD)膜，例如作為復合層膜中的分離初始層。膜層的另一實例可為在導體線或結構之間沉積的金屬間電介質(MD)膜。膜層的另一實例為鈍化膜，其為經沉積以保護電路免受損壞及污染的最終電介質層。可在此層中蝕刻開口以允許電探針及線接合對頂部金屬層的接近。
[0032]膜可包括一種或一種以上懸掛鍵。懸掛鍵可在原子失去其原本將能夠鍵結到的相鄰者時出現。此懸掛鍵為中斷電子流且能夠收集所述電子的缺陷。懸掛鍵可為破裂的共價鍵。由于大多數結晶材料上面的晶格原子的缺失而在其表面上可能存在懸掛鍵。固體材料中的結晶、非晶及甚至空位簇的成核(例如)對于半導體工業來說可為重要的。懸掛鍵可導致后續層的形成物，因為所述懸掛鍵可變為所述后續層的極具活性的成核位點。此類懸掛鍵形成物可致使膜層變得粗糙且不平坦。這些懸掛鍵形成物可隨沉積于具有所述懸掛鍵的層頂部上的每一后續層生長且變大。此已