半導體元件的制造方法和半導體元件的制作方法
【技術領域】
[0001 ]本發明涉及半導體元件的制造方法和半導體元件。
【背景技術】
[0002]近年來，具有高耐壓特性且用于大電流流動的用途的功率器件被廣為開發。在這樣的功率器件的開發之中，氮化物半導體作為具有高絕緣擊穿電場和高飽和電子速度的材料受到關注。其中，如非專利文獻I和非專利文獻2中介紹的那樣，使用了GaN(氮化鎵)類半導體的功率器件有望在將來的低損耗、高速功率開關系統中對節能作出巨大的貢獻。
[0003]不過，在GaN功率器件的制造中，若進行硅制半導體晶圓的切斷中通常使用的切刀劃片，則會因為GaN膜較硬而無法順利地切斷半導體晶圓。另外，由于硅襯底與GaN膜的晶格常數和熱膨脹系數的差異，在半導體晶圓中，硅類襯底與GaN膜的界面附近會產生較大的應力。該狀態下，若在上述界面附近施加劃片的機械沖擊，則存在以上述界面附近為起點產生裂紋等問題。因此，在GaN功率器件的制造中多使用激光劃片。
[0004]現有技術文獻
[0005]專利文獻
[0006]專利文獻1:日本公開專利公報“特開2005-12206號(2005年I月13日公開)”
[0007]非專利文獻
[0008]非專利文獻I:上田哲三，“GaN/、° V—寧八彳只⑥現狀i乇⑥応用”(GaN功率器件的現狀及其應用)，KEC情報(KEC信息)，2013年I月，N0.224，p.35-38
[0009]非專利文獻2:生方映德，另5名，“Si基板上/、° yY只向UMOCVD裝置(7)開発”(以Si襯底上功率器件為對象的MOCVD裝置的開發)，大陽日酸技報(大陽日酸技報)，2011 年，Νο.30，ρ.23-28
【發明內容】
[0010]發明要解決的技術問題
[0011]不過，在激光劃片中由于會產生碎肩(蒸發物殘渣)，因此需要除去該碎肩，并且切斷要耗費時間，從而存在劃片的成本升高的問題。另外，由于采用激光劃片，存在芯片側面導通而形成漏電路徑(leak path)的問題。
[0012]為了解決上述激光劃片中的問題，存在利用蝕刻來除去GaN膜后進行劃片的方法。例如，專利文獻I中公開了一種在分割半導體晶圓前，在由氮化物類半導體構成的層疊體上形成電極用凹部和區劃槽的氮化物類半導體元件的制造方法。通常，由于GaN是化學性質非常穩定的物質，所以GaN膜不溶解于常見的酸(鹽酸、硫酸、硝酸等)和堿，在室溫下不能被任何溶液蝕刻掉。因此，在上述專利文獻I中，作為GaN膜的蝕刻技術優選采用基于反應離子蝕刻的干法蝕刻。
[0013]不過，干法蝕刻由于蝕刻速度較慢存在生產效率降低的問題。
[0014]本發明用于解決上述問題，其目的在于提供一種減少劃片時襯底與GaN類半導體膜的界面附近產生的裂紋的GaN類半導體元件的制造方法。
[0015]解決問題的技術手段
[0016]為解決上述問題，本發明的一個技術方案的半導體元件的制造方法的特征在于，包括:半導體元件形成工序，在形成于襯底上的GaN類半導體膜上形成電介質膜，由此形成多個半導體元件;劃片區域形成工序，將區劃上述多個半導體元件的區劃區域中的上述電介質膜除去，由此形成槽形狀的劃片區域;和劃片工序，在上述劃片區域進行劃片，由此切割出上述多個半導體元件。
[0017]另外，本發明的一個技術方案的從半導體晶圓切割出的半導體元件的特征在于:該半導體晶圓包括形成在襯底上的GaN類半導體膜和形成在上述GaN類半導體膜上的電介質膜，上述半導體元件通過在除去了上述電介質膜的劃片區域進行劃片而從上述半導體晶圓被切割出。
[0018]發明效果
[0019]根據本發明的一個技術方案，能夠起到以下技術效果:提供一種減少劃片時襯底與GaN類半導體膜的界面附近產生的裂紋的GaN類半導體元件的制造方法。
【附圖說明】
[0020]圖1是用于說明本發明實施方式I的半導體芯片的制造方法的圖，(a)是放大表示半導體晶圓的一部分的俯視圖，(b)是半導體芯片的各制造工序中(a)所示的半導體晶圓的A-A線向視截面圖。
[0021]圖2是本發明實施方式I的半導體器件的截面圖。
[0022]圖3是用于說明本發明實施方式I的半導體器件的制造方法的各制造工序的示意圖。
[0023]圖4中，(a)是表示本發明實施方式I的整個半導體晶圓的俯視圖，(b)是放大表示(a)所示的半導體晶圓的一部分的俯視圖，(C)是(b)所示的半導體晶圓的B-B線向視截面圖。
[0024]圖5是表示現有的半導體芯片的制造方法中劃片后的半導體晶圓的表面狀態的圖。
[0025]圖6是表示現有的半導體芯片的制造方法中劃片后的半導體晶圓的截面狀態的圖。
[0026]圖7是表示實施方式I的半導體芯片的制造方法中劃片后的半導體晶圓的表面狀態的圖。
[0027]圖8是關于劃片后的半導體晶圓的表面崩邊(崩角)和層間裂紋的產生量，表示實施方式I的半導體芯片的制造方法與現有的半導體芯片的制造方法的比較的圖。
[0028]圖9是用于說明本發明實施方式2的半導體芯片的制造方法的圖，(a)是放大表示半導體晶圓的一部分的俯視圖，(b)是半導體芯片的各制造工序中(a)所示的半導體晶圓的C-C線向視截面圖。
[0029]圖10是表示實施方式2的半導體芯片的制造方法中劃片后的半導體晶圓的表面狀態的圖。
[0030]圖11是表示實施方式2的半導體芯片的制造方法下的劃片后的半導體晶圓的狀態的截面圖。
[0031]圖12是關于劃片后的半導體晶圓的表面崩邊和層間裂紋的產生量，表示實施方式I的半導體芯片的制造方法與實施方式2的半導體芯片的制造方法的比較的圖。
【具體實施方式】
[0032]以下對本發明實施方式進行說明。
[0033][實施方式I]
[0034]對本發明實施方式I的半導體芯片111的制造方法，基于圖1至圖8進行說明。
[0035](半導體器件100的結構)
[0036]首先，對具備半導體芯片111的半導體器件100的結構進行說明。圖2是本實施方式的半導體器件100的截面圖。如圖2所示，半導體器件100包括半導體芯片111(半導體元件)、基島112、漿料113、焊盤115、引腳116、導線117和封裝121。
[0037]半導體芯片111隔著漿料113搭載在基島112上。并且，半導體芯片111與引腳116通過焊盤115和導線117彼此電連接。
[0038]基島112上隔著漿料113搭載半導體芯片111。
[0039]為了將半導體芯片111搭載在基島112上，漿料113使半導體芯片111與基島112粘接。
[0040]焊盤115是用于與引腳116或其它的半導體芯片電連接的電極，設置在半導體芯片111的上端面上。
[0041]引腳116是用于與外部電連接的端子。引腳116的封裝121外的部分與安裝半導體器件100的配線襯底等連接，引腳116的封裝121內的部分與導線117電連接。
[0042]導線117是用于使半導體芯片111與引腳116彼此電連接的連接配線。導線117的一端被連接在焊盤115上，導線117的另一端被連接在引腳116的上端面上。
[0043]封裝121是將半導體芯片111、基島112、漿料113、焊盤115、導線117以及一部分引腳116包覆的密封部件。
[0044]此處，半導體芯片111是從半導體晶圓101(參考圖4)切割出元件區域10而得到的。詳細內容將在后文描述。
[0045 ](半導體器件100的制造方法的概要)
[0046]針對本實施方式的半導體器件100的制造方法的概要，基于圖3說明各工序的內容。
[0047]如圖3所示，本實施方式的半導體器件100的制造方法包括半導體晶圓制造工序(工序I)、表面保護膠帶粘貼工序(工序2)、背面研磨工序(工序3)、劃片膠帶粘貼工序(工序4)、表面保護膠帶剝離工序(工序5)、劃片工序(工序6)、芯片焊接工序(工序7)、導線焊接工序(工序8)、樹脂模塑工序(工序9)、外裝電鍍工序(工序10)、打標工序(工序11)、成型工序(工序12)、測試工序(工序13)、外觀檢驗工序(工序14)和包裝工序(工序15)。
[0048]在工序丨的半導體晶圓制造工序中制造半導體晶圓101。關于半導體晶圓101的結構和制造的細節將在后文描述。
[0049]在工序2的表面保護膠帶粘貼工序中，為了保護半導體晶圓101的表面(電路部)不受工序3中進行的背面研磨時的應力或污染的影響，在半導體晶圓101的表面粘貼表面保護膠帶102。詳細而言，將半導體晶圓101設置在利用膠帶輥103a而移動的表面保護膠帶102之下。通過將半導體晶圓101的表面按壓在表面保護膠帶102的面上，使表面保護膠帶102粘貼在半導體晶圓101的表面。之后，使用