Ldmos和jfet的集成結構及其制造方法
【技術領域】
[0001]本發明涉及半導體集成電路制造領域，特別是涉及一種結型場效應管(JFET)器件。本發明還涉及一種JFET器件的制造方法。
【背景技術】
[0002]目前高壓BCD工藝中，常用的高壓LDMOS附帶高壓JFET的做法是利用高壓LDMOS的結構提供耐壓，再在高壓N阱(HV Nwell)另一端引出JFET的源區(Source)形成高壓JFET器件。
[0003]通過利用隔離型高壓LDMOS的漂移區作為JFET的漏區或源區(Drain/Source)，利用LDMOS組成的體區(body)即溝道區的P阱(Pwell)作為JFET柵區(Gate)，實現寄生在LDMOS里面的JFET，通過LDMOS的高耐壓漂移區，實現JFET的高耐壓性能。
[0004]這種結構由于寄生高壓JFET的溝道區位于高壓LDMOS源區和體區即Source/Body的下面，在較高工作電壓下(>300V)，JFET溝道內電子的流動會造成空穴注入進體區的Pwell中產生空穴電流，電壓越高電流越大，最終造成高壓LDMOS可靠性問題。
[0005]如圖1所示，是現有LDMOS和JFET的集成結構中JFET的剖面圖；如圖2所示，是現有LDMOS和JFET的集成結構的俯視圖，其中圖1是沿圖2的AA雙箭頭線處的剖面圖；JFET包括了LDMOS器件的結構單元，LDMOS包括:
[0006]形成于P型襯底101中的深N阱102，在所述P型襯底101中形成有場氧化層103，通過所述場氧化層103隔離出有源區。
[0007]P阱105a組成LDMOS的溝道區，源區108b，由形成于所述溝道區105a中N+區組成;漏區108a，由形成于所述深N阱102中的N+區組成。
[0008]在所述漏區108a和溝道區105a之間的所述深N阱102表面形成有一個所述場氧化層103，令該場氧化層103為第一場氧化層103a，所述第一場氧化層103a和所述漏區108a自對準、和所述溝道區105a相隔一定距離。
[0009]由漏區108a和所述溝道區105a之間的區域組成LDMOS的漂移區；
[0010]多晶硅柵106，由形成于所述溝道區105a上的第一多晶硅層106組成，所述源區108b和所述多晶硅柵106的外側自對準，所述多晶硅柵106的內側延伸到所述第一場氧化層103上，所述多晶硅柵106的底部形成有柵氧化層;被所述多晶硅柵106覆蓋的所述溝道區105a表面用于形成溝道。
[0011]在俯視面上:
[0012]所述第一多晶硅層106首尾相連形成閉合的第一多晶硅環繞結構，所述第一多晶硅環繞結構將所述漂移區和所述漏區108a包圍，所述第一多晶硅環繞結構位于所述深N阱102區域內。
[0013]所述源區108b沿著所述第一多晶硅層106的外側環繞形成源區環繞結構，所述溝道區105a也形成溝道區環繞結構，環繞方式都和所述第一多晶硅環繞結構相同。
[0014]JFET 包括:
[0015]JFET的柵極區也由P阱105a組成。
[0016]JFET的源區，由形成于所述深N阱102中N+區108c組成。
[0017]在俯視面上:
[0018]所述源區108c形成于突出的所述深N阱102中；
[0019]位于所述源區108c內側的溝道區105a同時作為JFET的柵極區，也就所述源區108c向內側延伸所對應位置處的P阱105a即作為LDMOS的溝道區也作為JFET的柵極區。
[0020]在JFET的柵極區的底部的深N阱102作為JFET的溝道區，JFET的漂移區和漏區和LDMOS的共用。
[0021]在第一場氧化層103a底部的漂移區即深N阱102的表面中形成有PTOP層104，PT0P層104能夠和漂移區頂部的第一場氧化層103a—起形成雙層(double)降低表面電場(ResurfWPdouble resurf結構。由此形成的double resurf結構中，通過PTOP及HV NWLL本身摻雜濃度配比平衡調節，能在保證相同的擊穿電壓耐壓的前提下，實現更低的比導通電阻(Rsp)結構。
[0022]由圖1所示可知，在深N阱102外的P型襯底101中還形成有P阱105b，P阱105b的表面形成有由P+區109b組成的襯底電極引出區，在P阱105a中則形成有和溝道區105a相接觸的P+區 109ao
[0023]層間膜覆蓋在器件的表面，在層間膜中形成有穿過層間膜的接觸孔以及正面金屬層。圖1中顯示了兩層層間膜，分別如標記IlOa和IlOb所示，兩層層間膜中的接觸孔分別如標記Illa和Illb所示，兩層正面金屬層分別如標記112a和112b所示。通過多層層間膜、接觸孔和正面金屬層的圖形結構分別實現漏極、第一柵極即LDMOS的柵極、第一源極即LDMOS的源極同時也為JFET的柵極、第二源極即JFET的源極和襯底電極的引出。
[0024]上述現有結構的JFET和LDMOS共用漂移區和漏區，能夠實現JFET的高耐用能力，但是缺點是JFET的柵極區和LDMOS的溝道區共用P阱105a，在較高工作電壓下(>300V)，JFET溝道內電子的流動會造成空穴注入進P阱105a中產生空穴電流，電壓越高電流越大，最終造成高壓LDMOS可靠性問題。
【發明內容】
[0025]本發明所要解決的技術問題是提供一種LDMOS和JFET的集成結構，能夠采用LDMOS的漂移區和漏區實現JFET的高耐壓，同時能避免JFET溝道區電流對LDMOS器件的可靠性造成影響、提高LDMOS器件的可靠性。為解決上述技術問題，本發明還提供一種LDMOS和JFET的集成結構的制造方法。
[0026]為解決上述技術問題，本發明提供的LDMOS和JFET的集成結構的LDMOS包括:
[0027]形成于P型襯底中的深N阱，在所述P型襯底中形成有場氧化層，通過所述場氧化層隔尚出有源區。
[0028]第一溝道區，由形成于所述深N阱中的P阱組成。
[0029]第一源區，由形成于所述第一溝道區中N+區組成。
[0030]第一漏區，由形成于所述深N阱中的N+區組成。
[0031]在所述第一漏區和第一溝道區之間的所述深N阱表面形成有一個所述場氧化層，令該場氧化層為第一場氧化層，所述第一場氧化層和所述第一漏區自對準、和所述第一溝道區相隔一定距離。
[0032]由所述第一漏區和所述第一溝道區之間的區域組成第一漂移區。
[0033]多晶硅柵，由形成于所述第一溝道區上的第一多晶硅層組成，所述第一源區和所述多晶硅柵的外側自對準，所述多晶硅柵的內側延伸到所述第一場氧化層上，所述多晶硅柵的底部形成有柵氧化層;被所述多晶硅柵覆蓋的所述第一溝道區表面用于形成溝道。
[0034]在俯視面上:
[0035]所述第一多晶硅層首尾相連形成閉合的第一多晶硅環繞結構，所述第一多晶硅環繞結構將所述第一漂移區和所述第一漏區包圍，所述第一多晶硅環繞結構位于所述深N阱區域內。
[0036]所述第一源區沿著所述第一多晶硅層的外側環繞形成具有開口的源區環繞結構，由外側形成有所述第一源區的所述第一多晶硅層組成所述多晶硅柵;所述第一溝道區也形成具有開口的溝道區環繞結構，所述溝道區環繞結構的開口位置和所述源區環繞結構的開口位置相同。
[0037]JFET 包括:
[0038]第二柵極區，由形成于所述深N阱中的P阱組成。
[0039]第二源區，由形成于所述深N阱中N+區組成。
[0040]在俯視面上:
[0041]在所述溝道區環繞結構的開口位置處的所述第一多晶硅層的外側的所述深N阱具有一突出結構，第二柵極區形成于突出的所述深N阱中且延伸到突出的所述深N阱兩側的所述P型襯底中，所述第二柵極區的延伸到突出的所述深N阱兩側的所述P型襯底中的表面區域中形成有由P+區組成的柵極引出區;所述第一溝道區和所述第二柵極區不相連接。
[0042]所述第二源區形成于突出的所述深N阱中且位于所述第二柵極區的外側；在所述溝道區環繞結構的開口位置處，所述第一場氧化層從所述第一多晶硅環繞結構的內側向外側延伸直至所述第一場氧化層的外側和所述第二源區自對準。
[0043]由所述第二柵極區底部的所述深N阱組成所述JFET的溝道區。
[0044]由所述第二柵極區的內側到所述溝道區環繞結構的開口位置處的所述第一多晶硅層的外側之間的區域疊加所述第一漂移區組成所述JFET的漂移區。
[0045 ]由所述第一漏區組成所述JFET的漏區。
[0046]進一步的改進是，所述第一漂移區由所述第一漏區和所述第一溝道區之間的所述深N阱組成。
[0047]所述JFET的漂移區由所述第二柵極區的內側到所述溝道區環繞結構的開口位置處的所述第一多晶硅層的外側之間的所述深N阱疊加所述第一漂移區組成。
[0048]進一步的改進是，在所述第一漂移區中還包括形成于所述深N阱表面的PTOP層。
[0049]進一步的改進是，在俯視面上，在所述溝道區環繞結構的開口位置處兩側的所述多晶硅柵都為直線結構。
[0050]進一步的改進是，在俯視面上，在所述溝道區環繞結構的開口位置處的所述第一多晶硅層也為直線結構，該處的所述第一多晶硅層和兩側的所述多晶硅柵的直線垂直且通過弧線連接。
[0051]進一步的改進是，在俯視面上，在所述溝道區環繞結構的開口位置處兩側的所述多晶硅柵沿直線方向向所述第一多晶硅環繞結構的外側延伸一段距離，在所述溝道區環繞結構的開口位置處兩側的所述多晶硅柵外側的所述第一溝道區和所述第一源區也分別沿直線方向向所述第一多晶硅環繞結構的外側延伸一段距離且延伸的所述第一溝道區和所述第一源區都位于所述深N阱中。
[0052]進一步的改進是，在所述溝道區環繞結構的開口位置處兩側的所述第一源區的延伸距離小于等于所述第一溝道區的延伸距離、所述第一溝道區的延伸距離小于等于所述多晶硅柵的延伸距離。
[0053]進一步的改進是，在所述溝道區環繞結構的開口位置處兩側的所述第一源區、所述第一溝道區和所述多晶硅柵的延伸距離分別大于等于5微米。
[0054]進一步的改進是，在所述溝道區環繞結構的開口位置處兩側的所述第一源區、所述第一溝道區和所述多晶硅柵的延伸距離分別為5微米?50微米。
[0055]進一步的改進是，所述場氧化層為淺溝槽隔離場氧化層(STI)或局部場氧化層(LOCOS)0
[0056]進一步的改進是，所述第一漏區形成區域位于由所述場氧化層隔離出的一個有源區，令該有源區為第一有源區中；所述第一溝道區的表面和所述第一源區的形成區域都位于由所述場氧化層隔離出的一個有源區中，令該有源區為第二有源區；所述第二源區形成區域位于由所述場氧化層隔離出的一個有源區，令該有源區為第三有源區中；所述柵極引出區的形成區域位于由所述場氧化層隔離出的一個有源區，令該有源區為第四有源區中。
[0057]進一步的改進是，所述溝道區環繞結構的開口位置處對應的所述第一多晶硅層位于所述第一場氧化層上且作為所述JFET的源區側場板。
[0058]進一步的改進是，在靠近所述第一漏區