形成具有不同閾值電壓的半導體裝置的方法
【技術領域】
[0001 ]本發明涉及一種半導體裝置。
【背景技術】
[0002]半導體集成電路(integrated circuit，IC)工業已經歷快速增長。集成電路設計和材料的技術進步已生產多代集成電路，其中各代集成電路具有比上代更小且更復雜的電路。在集成電路演變過程中，大體功能密度(亦即，單位芯片面積互連裝置的數目)已增加，同時幾何尺寸(亦即，可使用工藝形成的最小元件(或接線))已縮減。
[0003]降低元件尺寸具有增加生產效率及降低成本等益處，但降低元件尺寸亦增加集成電路處理及制造的復雜度。為使元件尺寸得以降低，集成電路的制造與工藝亦需要相對應的進展。盡管制造集成電路裝置的現有方法大體符合其自身的目的，但其卻無法滿足所有層面的要求。例如，開發穩定形成具有不同閾值電壓的半導體裝置的工藝時將面對到各種挑戰。
【發明內容】
[0004]本發明提供制造半導體裝置的許多不同實施例，這此實施例在現有方法上提供一或更多種改良。在一實施例中，用于制造半導體裝置的方法包括以下步驟:在第一鰭特征結構的上方形成第一柵極堆疊及在第二鰭特征結構的上方形成第二柵極堆疊;移除第一柵極堆疊以形成曝露第一鰭特征結構的第一柵極溝道，移除第二柵極堆疊以形成曝露第二鰭特征結構的第二柵極溝道;對曝露的第一鰭特征結構的一部分執行高壓退火;及在第一鰭特征結構的彼部分的上方的第一柵極溝道內部形成第一高介電金屬柵極，及在第二鰭特征結構的上方的第二柵極溝道內部形成第二高介電金屬柵極。因此，形成具有第一閾值電壓的第一高介電金屬柵極及具有第二閾值電壓的第二高介電金屬柵極，其中第二閾值電壓不同于第一閾值電壓。
[0005]在又一實施例中，一種方法包括以下步驟:在第一鰭特征結構的上方形成第一柵極堆疊及在第二鰭特征結構的上方形成第二柵極堆疊;移除第一柵極堆疊以形成曝露第一鰭特征結構的第一柵極溝道;移除第二柵極堆疊以形成曝露第二鰭特征結構的第二柵極溝道;執行高壓退火以曝露第一鰭特征結構。高壓退火工藝在非氧環境中進行。此方法亦包括在鰭特征結構的第一部分的上方形成第一高介電金屬柵極及在第二鰭特征結構的第二部分的上方形成第二高介電金屬柵極。因此，形成具有第一閾值電壓的第一高介電金屬柵極及具有第二閾值電壓的第二高介電金屬柵極，其中第二閾值電壓不同于第一閾值電壓。
[0006]在又一實施例中，一種方法包括以下步驟:在第一鰭特征結構的上方形成第一柵極堆疊及在第二鰭特征結構的上方形成第二柵極堆疊;在第二柵極堆疊的上方形成硬式遮罩;移除第一柵極堆疊以形成曝露第一鰭特征結構的第一柵極溝道，執行高壓退火以曝露第一鰭特征結構。高壓退火工藝在非氧環境中進行。方法亦包括以下步驟:移除硬式遮罩；移除第二柵極堆疊以形成曝露第一鰭特征結構的第二柵極溝道;及在第一鰭特征結構的部分的上方的第一柵極溝道內部形成第一高介電金屬柵極及在第二鰭特征結構的上方的第二柵極溝道內部形成第二高介電金屬柵極。形成具有第一閾值電壓的第一高介電金屬柵極及具有第二閾值電壓的第二高介電金屬柵極，其中第二閾值電壓不同于第一閾值電壓。
[0007]以下結合附圖和具體實施例對本發明進行詳細描述，但不作為對本發明的限定。
【附圖說明】
[0008]當結合附圖閱讀以下詳細描述時，本發明的各態樣將最易于理解。應注意，根據行業標準實務，各種特征結構可能并非按比例繪制。事實上，為了論述清晰，可以任意地增大或減小各種特征的尺寸。
[0009]圖1為用于制造根據一些實施例的半導體裝置的范例方法的流程圖；
[0010]圖2A為根據一些實施例的半導體裝置的工作件的范例的示意立體圖；
[0011]圖2B為半導體裝置的工作件的范例沿第2A圖的線A-A的的橫截面圖；
[0012]圖3、圖4、圖5、圖6及圖7為根據一些實施例的范例半導體裝置的沿圖2A的線A-A的橫截面圖；
[0013]圖8為用于制造根據一些實施例的半導體裝置的范例方法的流程圖；
[0014]圖9、圖10、圖11及圖12為根據一些實施例的范例半導體裝置沿圖2A的線A-A的橫截面圖。
[0015]其中，附圖標記
[0016]100 方法
[0017]102 步驟
[0018]104 步驟
[0019]106 步驟
[0020]108 步驟
[0021]HO 步驟
[0022]112 步驟
[0023]200半導體裝置
[0024]205工作件
[0025]210 基板
[0026]220隔離特征結構
[0027]230鰭特征結構
[0028]230A第一鰭特征結構
[0029]230B第二鰭特征結構
[0030]240柵極堆疊
[0031]245側壁間隔物
[0032]250源/漏極特征
[0033]255源/漏極凹槽
[0034]260層間絕緣材料介電材料(ILD)層
[0035]310柵極溝道
[0036]310A第一柵極溝道
[0037]310B第二柵極溝道
[0038]315通道區域
[0039]315A第一通道區域
[0040]315B第二通道區域
[0041]510圖案化的硬式遮罩
[0042]520 第一區域
[0043]530 第二區域
[0044]620 表面
[0045]630修改的半導體材料
[0046]710A第一高介電金屬柵極
[0047]710B第二高介電金屬柵極
[0048]720柵極介電層/第二高介電金屬柵極
[0049]730金屬柵極電極
[0050]2000實例方法[0051 ]2002 步驟
[0052]2004 步驟
[0053]2006 步驟
[0054]2008 步驟
[0055]2010 步驟
[0056]2012 步驟
【具體實施方式】
[0057]以下發明提供用于實施本發明的不同特征的許多不同實施例或范例。下文描述元件及布置的特定范例，以簡化本發明。當然，這此僅為范例而不意欲作為限制。例如，以下描述中在第二特征結構上方或上面形成第一特征結構可包括其中第一和第二特征結構是以直接接觸形成的實施例，以及亦可包括其中可在第一和第二特征結構之間形成額外的特征結構以使得第一和第二特征結構可不直接接觸的實施例。此外，本發明在多個范例中可重復元件符號及/或字母。此重復是為達簡化及清晰的目的，其本身并非指示所論述的各個實施例及/或配置之間的關系。
[0058]此外，空間相對術語，諸如「在……下方」、「在……下面」、「在……下部」、「在……上方」、「在……上部」及類似術語可在本文中用于簡化描述，以描述如附圖中所圖示的一個元件或特征與另一元件或特征的關系。空間相對術語意欲涵蓋使用或操作中的元件除了在附圖中描述的方向以外的不同方向。裝置可另經定向(旋轉90度或定向于其他方向上)，且本文使用的空間相對描述詞可相應地作出類似解釋。
[0059]本發明是針對而非限制于，鰭式場效晶體管(fin-like field_effecttransistor ,FinFET)裝置。鰭式場效晶體管裝置，例如，互補金屬氧化物半導體(CMOS)裝置，具體而言，P型金氧半導體(PMOS)鰭式場效晶體管裝置及N型金氧半導體(NMOS)鰭式場效晶體管裝置。以下發明將繼續使用鰭式場效晶體管范例說明本發明的多個實施例。然而，應理解，本申請案將不限于特定類型的裝置，除非本文特定主張。
[0060]圖1為根據一些實施例制造一或更多個半導體裝置的方法100的流程圖。方法100將在下文詳細說明，圖2A及圖2B中繪示的半導體裝置200的工作件及圖3、圖4、圖5、圖6及圖7繪示的半導體裝置200詳細地描述方法100。
[0061 ]參看圖1、圖2A及圖2B，方法100從步驟102開始，其接收半導體裝置200的工作件205。工作件205包括基板210。基板210可為塊狀硅基板。替代地，基板210可包含元素半導體，諸如結晶結構的硅(Si)或鍺(Ge);化合物半導體，例如硅鍺(SiGe)、碳化硅(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)及/