金屬化疊層及包括其的半導體器件和電子設備的制造方法
【技術領域】
[0001] 本公開涉及半導體技術，更具體地，涉及一種能夠降低導電互連部件之間電容的 金屬化(metallization)疊層以及包括這種金屬化疊層的半導體器件和電子設備。
【背景技術】
[0002] 隨著集成電路（IC)中器件密度的不斷增加，部件間的間隔越來越小。這使得IC中 各導電互連部件特別是互連配線之間的電容增加，并因此使IC性能劣化。另一方面，即便對 于性能要求不高的器件，也期望獲得低功耗，并因此希望降低電容。抑制這種電容增加的一 種方法是在互連部件之間使用氣隙，但是其機械和電學等穩定性存在著問題。
[0003] 因此，需要能夠在互連部件之間不斷地減小電容。
【發明內容】
[0004] 本公開的目的至少部分地在于提供一種能夠降低導電互連部件之間電容的金屬 化疊層以及包括這種金屬化疊層的半導體器件和電子設備。
[0005] 根據本公開的一個方面，提供了一種金屬化疊層，包括層間電介質層，層間電介質 層包括電介質材料和負電容材料。該層間電介質層中形成的至少一對彼此之間至少部分相 對的第一導電互連部件在它們的相對部分之間包括電介質材料和負電容材料二者，和/或 該層間電介質層的上層中形成的至少一個第二導電互連部件與該層間電介質層的下層中 形成的與該第二導電互連部件至少部分相對的至少一個第三導電互連部件在它們的相對 部分之間包括電介質材料和負電容材料二者。
[0006] 根據本公開的另一方面，提供了一種半導體器件，包括上述金屬化疊層。
[0007] 根據本公開的又一方面，提供了一種電子設備，包括上述半導體器件形成的集成 電路。
[0008] 根據本公開的實施例，彼此至少部分相對的一對導電互連部件之間可以包括電介 質材料和負電容材料二者，從而在該對導電互連部件之間可以產生正電容和負電容二者。 由于負電容的存在(特別是正電容與負電容二者并聯的情況下），可以降低該對導電互連部 件之間的總電容。
【附圖說明】
[0009] 通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和 優點將更為清楚，在附圖中：
[0010] 圖1是示出了根據本公開實施例的一對導電互連部件之間的電容的示意電路圖；
[0011] 圖2(a)-2(g)是示出了根據本公開實施例的制造金屬化疊層的流程中部分階段的 截面圖；
[0012] 圖3(8)-3(^)是示出了根據本公開另一實施例的制造金屬化疊層的流程中部分 階段的截面圖。
【具體實施方式】
[0013] 以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性 的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以 避免不必要地混淆本公開的概念。
[0014] 在附圖中示出了根據本公開實施例的各種結構示意圖。這些圖并非是按比例繪制 的，其中為了清楚表達的目的，放大了某些細節，并且可能省略了某些細節。圖中所示出的 各種區域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制 造公差或技術限制而有所偏差，并且本領域技術人員根據實際所需可以另外設計具有不同 形狀、大小、相對位置的區域/層。
[0015] 在本公開的上下文中，當將一層/元件稱作位于另一層/元件"上"時，該層/元件可 以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向 中一層/元件位于另一層/元件"上"，那么當調轉朝向時，該層/元件可以位于該另一層/元 件"下"。
[0016] 圖1是示出了根據本公開實施例的一對導電互連部件之間的電容的示意電路圖。
[0017] 如圖1所示，在層間電介質層（IL)中，可以形成導電互連部件施和此。這種導電互連 部件可以是與襯底中形成的半導體器件的端子(例如，柵極、源極或漏極端子)相接觸的接 觸部(contact)，可以是連通上下層的導電通道(via)，可以是在IL中按一定路線行進以便 將接觸部/導電通道彼此連接或將之連接到一定端子（例如，焊盤）的導電互連 (interconnect)或配線(wiring)。通常，接觸部與導電通道的形式基本上相同，一般地是嵌 入于貫穿IL的通孔中的導電材料(例如，金屬如Cu、Al或W等）；導電互連一般地是嵌入于貫 穿IL且在IL中按設計線路延伸的槽中的導電材料(例如，金屬如Cu、Al或W等）。此外，在通孔 或槽的壁(例如，底壁、側壁等)上，還可以形成擴散阻擋層。
[0018] 金屬化疊層可以包括多個IL的疊層（例如，從最靠近器件一側的IL開始分別是 11^0、11^1、11^、11^3、11^4一），各11^中形成接觸部、導電通道和/或導電互連。一般地，在最靠近 器件的ILO中可以形成與器件端子相對應的接觸部，在接下來一層ILl中可以形成導電互 連，在再上一層IL2中可以形成導電通道，在IL3中又可以形成導電互連，在IL4中又可以形 成導電通道，以此類推。這樣，可以實現所需的連接。注意，這僅僅是示例，金屬化疊層的數 目和配置不限于此。這種金屬化疊層可以用多種方法來制造，例如大馬士革工藝。
[0019] 由于金屬化疊層中存在眾多導電互連部件，因此不可避免某些導電互連部件至少 部分地彼此相對。例如，同一 IL中的兩個導電互連部件之間可能存在彼此相對的部分;分處 于不同IL中的兩個導電互連部件之間也可能存在彼此相對的部分。由于彼此之間的電介質 材料(IL的本體），在這種導電互連部件之間形成了（正）電容。
[0020] -般地，電容器包括極板-電介質材料-極板的配置，電介質材料可以儲存電荷。常 規的電容器呈"正"電容特性，即，當電介質材料中儲存的電荷增多時，兩個極板間的電壓增 大。在本公開中，將這種電介質材料稱作常規電介質材料，或者直接簡稱為電介質材料，這 與該術語在本領域的常規含義相同。與此不同，某些材料在一定狀態下，可以呈現"負"電容 特性，即，隨著其中儲存的電荷增多，極板間的電壓反而表現為降低。這種材料稱作"負電容 材料"。例如，某些鐵電材料(例如含Hf、Zr、Ba或Sr的材料，如HfZrO 2、BaTi03、KH2P〇4或NBT或 其任意組合等)在到達某一臨界電場時，可發生極化現象。極化使得大量的束縛電荷瞬間積 累在材料的表面，使鐵電材料兩端的電壓減小。
[0021]根據本公開的實施例，可以負電容來補償這種正電容，以降低導電互連部件之間 的總電容。圖1示出了導電互連部件施和此之間由于作為IL本體的電介質材料而導致的正電 容&、…、(V以及用于對此進行補償的負電容C n_w、Cn_m，其中，m是大于等于1的正整數，n/ 是大于等于1的正整數。這種負電容例如可以通過在導電互連部件施和此之間引入負電容材 料(例如，通過在作為本體的電介質材料中嵌入負電容材料)而得到。在該示例中，將這些電 容示出為并聯連接的配置。
[0022]由于并聯關系，導電互連部件施和此之間的總電容Ct可以表示為：
[0023]
[0024]可以看出，由于負電容的存在，相比于導電互連部件施和此之間完全是電介質材料 的情況，總電容Ct可以降低，甚至可以接近0(零）。優選地，Ct 2 0以保持器件在電學上穩定。
[0025] 根據以上分析可以看出，通過在作為IL本體的電介質材料中引入負電容材料，可 以抑制導電互連部件之間的電容。為了有效確保這種電容抑制效果，正電容與負電容優選 地彼此并聯。例如，負電容材料可以從Mi的表面延伸到M 2的相對表面，從而由此導致的負電 容以MjPM2為極板。另一方面，作為IL本體的電介質材料所導致的正電容也是以MjPM 2為極 板。也即，正電容和負電容可以共享相同的極板，從而彼此并聯。
[0026] 本公開的技術可以各種方式來呈現，以下將描述其中一些示例。由于一般地導電 互連或配線的延伸較長，從而導致的電容相對較大，因此在下文中以補償導電互連或配線 之間的電容為例來進行描述。當然，本公開的技術可以適用于需要降低電容的其他場合。
[0027] 圖2(a)_2(g)是示出了根據本公開實施例的制造金屬化疊層的流程中部分階段的 截面圖。
[0028] 如圖2(a)所示，提供襯底1001。在