靜電防護電路、電光裝置及電子設備的制造方法
【技術領域】
[0001]本發明涉及靜電防護電路，安裝有靜電防護電路的電光裝置，以及電子設備。
【背景技術】
[0002]作為電光裝置的有源驅動型液晶裝置具有調制光的像素、驅動像素的半導體電路(掃描線驅動電路、數據線驅動電路等)等。在該液晶裝置中存在如下問題:即，構成像素、半導體電路等的晶體管會遭受靜電導致的不可挽回的靜電損害，并且抑制靜電影響的靜電對策很重要。例如，PTL I提出一種配備有靜電保護電路(靜電防護電路)的液晶裝置。
[0003]圖16是PTLI中描述的靜電防護電路的電路圖。如圖16所示，PTLl中描述的靜電防護電路500具有P型晶體管504和η型晶體管505。？型晶體管504的源和柵與高電位配線502連接并且被提供電位ViLn型晶體管505的源和柵與低電位配線503連接并且被提供電位VL，該電位VL是低于電位VH的電位。P型晶體管504的漏和η型晶體管505的漏與信號配線501連接。
[0004]在信號配線501的電位處于VL到VH的范圍內的情況下，P型晶體管504和η型晶體管505處于關斷狀態，并且在沒有來自信號配線501、高電位配線502或低電位配線503的電氣干擾的情況下，液晶裝置正常工作。當信號配線501的電位因靜電而處于VL到VH的范圍之外時，P型晶體管504和η型晶體管505中的一者處于接通狀態(導通狀態)。例如，當信號配線501的電位因靜電而大于VH時，P型晶體管504處于接通狀態。當信號配線501的電位因靜電而低于VL時，η型晶體管505處于接通狀態。在此方式中，當信號配線501的電位因靜電而變化時，高電位配線502和低電位配線503中的一者處于導通狀態，信號配線501也是如此。然后，因靜電而被施加到信號配線501上的電荷被分布(釋放)到高電位配線502或低電位配線503中處于導通狀態的任一者，并且因靜電而導致的信號配線501的電位變化減小。由于因靜電而導致的信號配線501的電位變化減小，因此與信號配線501連接的半導體電路難以遭受不可挽回的靜電損害(例如，靜電擊穿)。
[0005]引用列表
[0006]專利文獻
[0007]PTL l:JP-A-2006-18165
【發明內容】
[0008]技術問題
[0009]如上所述，PTLI中描述的液晶裝置具有靜電防護電路500，該電路將因靜電而被施加到信號配線501上的電荷釋放到高電位配線502或低電位配線503中的任一者。
[0010]但是，在靜電導致的電荷被施加到上述靜電防護電路500中的高電位配線502或低電位配線503中的任一者的情況下，難以釋放電荷。出于該原因，當靜電導致的電荷被施加到高電位配線502時，高電位配線502的電位發生變化，并且存在與高電位配線502電連接的晶體管(例如，P型晶體管504)會遭受不可挽回的靜電損害的問題。當靜電導致的電荷被施加到低電位配線503時，低電位配線503的電位發生變化，并且存在與低電位配線503電連接的晶體管(例如，η型晶體管505)會遭受不可挽回的靜電損害的問題。
[0011]通過此方式，在PTLI中描述的液晶裝置中，存在如下問題:S卩，難以抑制靜電對高電位配線502或低電位配線503的影響。
[0012]問題的解決方案
[0013]做出本發明是為了解決上述問題中的至少一部分，并且可以通過下面的形式或應用實例來實現。
[0014](應用實例I)根據該應用實例的靜電防護電路具有第一靜電防護電路、第二靜電防護電路、第一電源配線、第二電源配線和信號配線，其中所述第一靜電防護電路和所述第二靜電防護電路中的每一者分別與所述第一電源配線、所述第二電源配線和所述信號配線進行電連接，所述第一靜電防護電路設置有第一晶體管和第二晶體管，所述第二靜電防護電路設置有第三晶體管，所述第一晶體管為η型晶體管，所述第二晶體管為P型晶體管，所述第三晶體管為η型或P型晶體管，所述第一晶體管、所述第二晶體管和所述第三晶體管中的每一晶體管的源和漏中的一者與柵進行電連接，所述第一晶體管的柵與所述第一電源配線進行電連接，所述第一晶體管的源和漏中的另一者與所述信號配線進行電連接，所述第二晶體管的柵與所述第二電源配線進行電連接，所述第二晶體管的源和漏中的另一者與所述信號配線進行電連接，所述第三晶體管的源和漏中的另一者與所述第一電源配線或所述第二電源配線進行電連接。
[0015]所述第一靜電防護電路設置有所述第一晶體管和所述第二晶體管。當正電荷因靜電而被施加到所述信號配線上時，所述第一晶體管的柵相對于源和漏中的另一者具有負電位且所述第一晶體管處于非導通狀態，并且所述第二晶體管的柵相對于源和漏中的另一者具有負電位且所述第二晶體管處于導通狀態。出于該原因，因靜電而被施加到所述信號配線上的正電荷經由處于導通狀態的所述第二晶體管被釋放到所述第二電源配線。當負電荷因靜電而被施加到所述信號配線上時，所述第一晶體管的柵相對于源和漏中的另一者具有正電位且所述第一晶體管處于導通狀態，并且所述第二晶體管的柵相對于源和漏中的另一者具有正電位且所述第二晶體管處于非導通狀態。出于該原因，因靜電而被施加到所述信號配線上的負電荷經由處于導通狀態的所述第一晶體管被釋放到所述第一電源配線。也就是說，所述第一靜電防護電路將因靜電而被施加的電荷釋放到所述第一電源配線或所述第二電源配線中的任一者，并且具有抑制所述電荷的影響的作用。
[0016]所述第二靜電防護電路設置有第三晶體管，該晶體管為η型或P型晶體管，并且源和漏中的另一者與所述第一電源配線或所述第二電源配線進行電連接。因靜電而被施加到所述第一電源配線或所述第二電源配線上的靜電電荷經由與所述第一電源配線或所述第二電源配線進行電連接的源和漏中的另一者而被釋放到連接源和漏中的一者的配線側。也就是說，所述第二靜電防護電路釋放被施加到所述第一電源配線或所述第二電源配線上的電荷，并且具有抑制相對于所述第一電源配線或所述第二電源配線而言的靜電影響的作用。
[0017]在此方式中，根據該應用實例的靜電防護電路具有抑制相對于所述信號配線而言的靜電影響的靜電防護電路(第一靜電防護電路)和抑制相對于所述第一電源配線或所述第二電源配線而言的靜電影響的靜電防護電路(第二靜電防護電路)。在此，本領域的公知技術(JP-A-2006-18165)中的高電位配線和低電位配線與該應用實例中的所述第一電源配線和所述第二電源配線對應。因此，根據該應用實例的靜電防護電路克服了本領域的公知技術中的諸如難以抑制相對于高電位配線或低電位配線(所述第一電源配線或所述第二電源配線)而言的靜電影響之類的問題，并且除所述信號配線之外，還抑制相對于所述第一電源配線和所述第二電源配線而言的靜電影響，并且與所述信號配線、所述第一電源配線和所述第二電源配線進行電連接的元件(例如，晶體管)難以遭受不可挽回的靜電損害。
[0018](應用實例2)在上述應用實例中描述的靜電防護電路中，優選地，所述第二靜電防護電路設置有第四晶體管，所述第三晶體管為η型晶體管，所述第四晶體管為P型晶體管，所述第四晶體管的源和漏中的一者與柵進行電連接，所述第三晶體管的柵以及所述第四晶體管的源和漏中的另一者與所述第一電源配線進行電連接，并且所述第四晶體管的柵以及所述第三晶體管的源和漏中的另一者與所述第二電源配線進行電連接。
[0019]所述第二靜電防護電路設置有所述第三晶體管和所述第四晶體管。當正電荷因靜電而被施加到所述第一電源配線上時，所述第三晶體管的柵相對于源和漏中的另一者具有正電位且所述第三晶體管處于導通狀態，并且所述第四晶體管的柵相對于源和漏中的另一者具有負電位且所述第四晶體管也處于導通狀態。因此可以將因靜電而被施加到所述第一電源配線上的正電荷經由處于導通狀態的所述第三晶體管和所述第四晶體管釋放到所述第二電源配線。
[0020]當負電荷因靜電而被施加到所述第二電源配線上時，所述第三晶體管的柵相對于源和漏中的另一者具有正電位且所述第三晶體管處于導通狀態，并且所述第四晶體管的柵相對于源和漏中的另一者具有負電位且所述第四晶體管也處于導通狀態。因此可以將因靜電而被施加到所述第二電源配線上的負電荷經由處于導通狀態的所述第三晶體管和所述第四晶體管釋放到所述第一電源配線。
[0021](應用實例3)在上述應用實例中的靜電防護電路中，優選地，所述第二靜電防護電路具有比所述第一靜電防護電路高的電阻。
[0022]所述信號配線是提供用于驅動所述電光裝置的信號的配線。所述第一電源配線和所述第二電源配線是將電力提供到所述電光裝置的構成要素(例如，驅動器)且與所述信號配線相比傳導大電流的配線。出于該原因，所述第一電源配線和所述第二電源配線需要具有比所述信號線大的配線電容，并且需要容易地傳導比所述信號配線大的電流。出于該原因，所述第一電源配線和所述第二電源配線的面積大于所述信號配線的面積。
[0023]假設存在靜電源的情況，具有大面積的所述第一電源配線和所述第二電源配線與具有小面積的所述信號配線相比更容易通過靜電而被充電(靜電影響更大)。此外，與具有小面積的所述信號配線相比，在具有大面積的所述第一電源配線和所述第二電源配線中，由靜電導致的靜電電荷量(累積電荷量)增加。出于該原因，由于與所述信號配線相比，在所述第一電源配線和所述第二電源配線中，因靜電而被施加的電荷量更大，因此在因靜電而被施加的電荷在所述第二靜電防護電路中釋放的情況下，存在這樣的問題:即，大電流(過大的電流)在所述第二靜電防護電路中流動，并且構成所述第二靜電防護電路的晶體管將損壞。由于所述第二靜電防護電路具有比所述第一靜電防護電路高的電阻，因此上述過大的電流受到抑制，并且難以擊穿所述第二靜電防護電路。因此，可以通過穩定的方式長時間地操作所述第二靜電防護電路。
[0024](應用實例4)在根據上述應用實例的靜電防護電路中，優選地，所述第一晶體管和所述第三晶體管具有基本相同的溝道寬度，所述第二晶體管和所述第四晶體管具有基本相同的溝道寬度，所述第三晶體管的溝道長度是所述第一晶體管的溝道長度的120%，或者長于120%，并且所述第四晶體管的溝道長度是所述第二晶體管的溝道長度的120%，或者長于 120%。
[0025]所述第一晶體管和所述第三晶體管具有基本相同的溝道寬度，并且所述第三晶體管的溝道長度是所述第一晶體管的溝道長度的120%，或者長于所述第一晶體管的溝道長度的120%。因此，所述第三晶體管具有比所述第一晶體管高的電阻。以同樣的方式，所述第二晶體管和所述第四晶體管具有基本相同的溝道寬度，并且所述第四晶體管的溝道長度是所述第二晶體管的溝道長度的120%，或者長于所述第二晶體管的溝道長度的120%。因此，所述第四晶體管具有比所述第二晶體管高的電阻。
[0026]因此，通過所述第三晶體管和所述第四晶體管配置的所述第二靜電防護電路具有比通過所述第一晶體管和所述第二晶體管配置的所述第一靜電防護電路高的電阻。
[0027](應用實例5)根據該應用實例的電光裝置配備根據上述應用實例的靜電防護電路。
[0028]由于根據該應用實例的電光裝置配備根據上述應用實例的靜電防護電路，因此，靜電影響受到抑制，并且可以增加相對于靜電而言的電阻，也就是說，增加所述電光裝置的可靠性。
[0029](應用實例6)根據該應用實例的電子設備配備根據上述應用實例的靜電防護電路和根據上述應用實例的電光裝置。
[0030]由于根據該應用實例的電子設備配備根據上述應用實例的靜電防護電路和具有根據上述應用實例的靜電防護電路的電光裝置，因此，靜電影響受到抑制，并且可以增加相對于靜電而言的電阻，也就是說，增加所述電子設備的可靠性。
【附圖說明】
[0031]圖1是示出根據實施例1的液晶裝置的結構的示意性平面圖。
[0032]圖2是沿著圖1中的線I1-1I截取的示意性截面圖。
[0033 ]圖3A是示出根據實施例1的液晶裝置的主電路配置的電路圖。
[0034]圖3B是示出根據實施例1的液晶裝置的主電路配置的電路圖。
[0035]圖4是示出構成像素的各個構成元件的位置關系的示意性截面圖。
[0036]圖5是靜電防護電路的電路圖。
[0037]圖6是示出靜電防護電路的每個配置的設置的示意性平面圖。
[0038]圖7是示出沿著圖6中的線VI1-VII截取的第一靜電防護電路的結構的示意性截面圖。
[0039]圖8A是示出沿著圖6中的線VIIIA-VIIIA截取的第二靜電防護電路的結構的示意性截面圖。
[0040]圖8B是示出沿著圖6中的線VIIIB-VIIIB截取的第二靜電防護電路的結構的示意性截面圖。
[0041 ]圖9A是被施加到低電位電源配線VSS上的負電荷NC的流動的電路圖。
[0042]圖9B是被施加到高電位電源配線VDD上的負電荷NC的流動的電路圖。[0043 ]圖1OA是被施加到低電位電源配線VSS上的正電荷PC的流動的電路圖。
[0044]圖1OB是被施加到高電位電源配線VDD上的正電荷PC的流動的電路圖。
[0045]圖11A是被施加到信號配線SL上的負電荷NC的流動的電路圖。
[0046]圖1IB是被施加到信號配線SL上的正電荷PC的流動的電路圖。
[0047]圖12是示出根據實施例2的投影型顯示裝置的配置的示意圖。
[0048]圖13是示出根據變型實例I的第一靜電防護電路的結構的示意性截面圖。
[0049]圖14A是示出根據變型實例I的第二P型晶體管的結構的示意性截面圖。
[0050]圖14B是根據變型實例I的第二η型晶體管的示意性截面圖。
[0051]圖15Α是示出根據變型實例2的靜電防護電路的配置的電路圖。
[0052]圖15Β是示出根據變型實例2的另一靜電防護電路的配置的電路圖。
[0053]圖16是根據本領域的公知技術的靜電防護電路的電路圖。
【具體實施方式】
[0054]下面將參考附圖描述本發明的實施例。這些實施例示出本發明的一方面，并且能夠在本發明的技術構思范圍內被任意地更改，而不限制本發明。此外，在以下的各個附圖中，各層或各部分的比例被降低為不同于實際比例，以便各層或各部分在附圖中具有可識別的大小。
[0055]實施例1
[0056](液晶裝置的概要)根據實施例1的液晶裝置100是電光裝置的實例，并且是配備薄膜晶體管(下文稱為TFT)30的透射型液晶裝置。
[0057]根據該實施例的液晶裝置100例如能夠被有利地用作將在下面描述的投影型顯示裝置(液晶投影儀)的光調制器(光閥)。
[0058]首先，參考圖1到圖3B描述根據該實施例的作為電光裝置的液晶裝置100的整體配置。圖1是示出液晶裝置的配置的示意性平面圖。圖2是沿著圖1中的線I1-1I截取的示意性截面圖。圖3A是液晶裝置的電路圖，圖3B是像素等效電路的圖形。