一種超導電路結構及其制備方法
【技術領域】
[0001]本發明涉及超導電路設計技術領域，特別是涉及一種超導電路結構及其制備方法。
【背景技術】
[0002]超導電路結構包括超導量子干涉器(SQUID)，單磁通量子器件(SFQ)等應用超導約瑟夫森結的電路。
[0003]超導量子干涉器件(superconductingquantum interference device，SQUID)是基于約瑟夫森效應和磁通量子化原理的超導量子器件，它的基本結構是在超導環中插入兩個約瑟夫森結，SQUID是目前已知的最靈敏的磁通探測傳感器，典型的SQUID器件的磁通噪聲在4 0()/取1/2量級(10() = 2.07\10—15肫)，其磁場噪聲在打/取1/2量級(1打=1\ 10-15T)，由于其具有極高的靈敏度，可廣泛應用于醫學心磁腦磁、材料探測、地球磁場、軍事、地震和考古等各方面，用其制備的磁通顯微鏡可從事基礎研究。
[0004]單磁通量子器件(Single Flux Quantum,SFQ)是利用約瑟夫森結內的單個磁通量子來表示邏輯“I”和“O”的超導電路技術。以此為基礎的超導數字電路時鐘頻率可達770GHz，可用于雷達和通信系統的超寬帶模數/數模轉換器、寬帶網絡交換器、射電天文的數字式自相關器以及超導計算機等。因其具有速度快、功耗低等優點，目前美國和日本均投入巨資進行戰略研究。
[0005]在量子力學的概念里，當兩塊金屬被一層薄的絕緣體分開時，金屬之間可以有電流通過，通常把這種“金屬一絕緣體一金屬”的疊層稱為隧道結，它們之間流動的電流稱為隧道電流。假如，在這種疊層三明治結構中，一個或者兩個金屬是超導體，則稱為超導隧道結。根據Josephson效應，在超導隧道結中，絕緣層具有超導體的一些性質，但與常規超導體相比具有較弱的超導電性，被稱為“弱連接超導體”。
[0006]如圖1所示為約瑟夫森結(Josephson Junct1n)ll的結構示意圖，包括第一超導材料層111、第二超導材料層113以及介于所述第一超導材料層111與所述第二超導材料層113之間的第一絕緣材料層112，其中所述第一絕緣材料層112的厚度很薄，通常在幾到十幾納米的厚度。
[0007]超導電路結構一般由約瑟夫森結11和一些電阻、電感等相互搭配組成，有三層或以上超導材料層和兩層以上的絕緣材料層。現有的超導電路結構的部分結構示意圖如圖2至圖3所示，其中，圖2為超導電路結構的局部俯視結構示意圖，圖3為圖2的截面結構示意圖；由圖2至圖3可知，所述約瑟夫森結11通過配線層14及導電通孔13與電感等器件連接。因為融合超導物理和微電子技術，超導電路的設計較為復雜，需要考慮微小的變量造成的影響，包括電感大小匹配、電阻尺寸大小和阻值、每層薄膜的厚度、由金屬絕緣金屬造成的電容等。中有超導絕緣超導組成的約瑟夫森結的性能非常關鍵，如果工藝控制不好，較容易出現漏電流。漏電流通常來源于層間和側邊。側邊的漏電流可以通過絕緣層的覆蓋來解決。層間的漏電流則來源于約瑟夫森結中絕緣層的孔洞、致密性和應力。其孔洞和致密性可以通過調節絕緣層的沉積條件來解決。而應力部分一直是科研人員努力的方向。大部分科研人員將工作重心放在如何減小薄膜本身的應力方面。
[0008]典型的超導器件的制備方法如下:首先在襯底上制備超導體-絕緣材料層-超導體結構的三層薄膜;然后，在三層膜上刻蝕出底電極;接著，在約瑟夫森結的設計位置制備出約瑟夫森結;然后在器件表面上沉積S1或S12絕緣材料層并在絕緣材料層上制備出孔洞以備下一步超導薄膜的沉積，或用lift-off方法在約瑟夫森結上面制備出孔洞；再沉積SQUID器件中的約瑟夫森結的旁路電阻；最后，沉積配線層并進行刻蝕工藝，以引出約瑟夫森結的頂電極。在應用剝離工藝(lift-off)制備約瑟夫森結或者應用打孔工藝時，先做底電極再定義結區，通常以較大的約瑟夫森結來做層間通道連接，因為較大的結擁有較大的臨界電流。如圖2及圖3所示分別為上述方法制備的單通道超導連接結構的俯視結構示意圖及截面結構示意圖，所述超導電路結構包括:襯底10;位于所述襯底10表面的約瑟夫森結11，所述約瑟夫森結11包括位于所述襯底10表面的底電極114，位于所述底電極114表面的第一絕緣材料層112，及位于所述第一絕緣材料層112表面的頂電極115;位于所述襯底10及所述約瑟夫森結11表面的第二絕緣材料層12，所述第二絕緣材料層12內形成有開口，所述開口暴露出所述約瑟夫森結11的頂電極115;位于所述第二絕緣材料層12表面及所述開口內的配線層14，位于所述開口內的所述配線層14與所述頂電極115相接觸以形成所述導電通孔以將所述頂電極115電學引出。
[0009]然而，現有的超導電路結構中的約瑟夫森結的應力難以控制，具有較大的應力，較大的應力存在容易引起約瑟夫森結漏電流，進而影響超導電路結構的性能及其穩定性。
【發明內容】
[0010]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種超導電路結構及其制備方法，用于解決現有技術中由于超導電路結構中的約瑟夫森結具有較大的應力而導致的容易引起約瑟夫森結漏電流，進而影響超導電路結構的性能及其穩定性的問題。
[0011]為實現上述目的及其他相關目的，本發明提供一種超導電路結構的制備方法，所述超導電路結構的制備方法至少包括以下步驟:
[0012]I)提供襯底，在所述襯底表面對應于后續要形成約瑟夫森結的位置形成應力圖案結構，所述應力圖案結構的尺寸大于后續要形成的約瑟夫森結的尺寸；
[0013]2)在所述襯底表面依次形成第一超導材料層、第一絕緣材料層及第二超導材料層的三層薄膜結構，所述三層薄膜結構包覆所述應力圖案結構；
[0014]3)刻蝕所述三層薄膜結構以形成底電極及約瑟夫森結；
[0015]4)在步驟3)得到的結構表面形成第二絕緣材料層，并在所述第二絕緣材料層對應于所述約瑟夫森結的位置形成第一開口，所述第一開口暴露出所述約瑟夫森結；
[0016]5)沉積第三超導材料層，并刻蝕所述第三超導材料層形成配線層。
[0017]作為本發明的超導電路結構的制備方法的一種優選方案，所述步驟I)中，刻蝕去除部分所述襯底，以在所述襯底表面形成所述應力圖案結構。
[0018]作為本發明的超導電路結構的制備方法的一種優選方案，所述步驟I)中，在所述襯底表面形成第三絕緣材料層，并刻蝕所述第三絕緣材料層，以在所述襯底表面形成所述應力圖案結構。
[0019]作為本發明的超導電路結構的制備方法的一種優選方案，所述步驟I)中，在所述襯底表面形成金屬層，并刻蝕所述金屬層，以在所述襯底表面形成所述應力圖案結構。
[0020]作為本發明的超導電路結構的制備方法的一種優選方案，所述步驟I)中，刻蝕所述金屬層，在所述襯底表面同時形成所述應力圖案結構及旁路電阻，所述旁路電阻與所述應力圖案結構相隔一定的間距。
[0021]作為本發明的超導電路結構的制備方法的一種優選方案，所述步驟I)中，在所述襯底表面形成所述應力圖案結構之后，還包括在所述應力圖案結構表面及周圍形成第四絕緣材料層的步驟，所述第四絕緣材料層包覆所述應力圖案結構。
[0022]作為本發明的超導電路結構的制備方法的一種優選方案，所述步驟3)包括以下步驟:
[0023]31)刻蝕所述第二超導材料層以形成所述約瑟夫森結；
[0024]32)依次刻蝕所述第一絕緣材料層及所述第一超導材料層以形成所述底電極。
[0025]作為本發明的超導電路結構的制備方法的一種優選方案，所述步驟3)包括以下步驟:
[0026]31)依次刻蝕所述第二超導材料層、所述第一絕緣材料層及所述第一超導材料層以形成所述底電極；
[0027]32)繼續刻蝕所述第二超導材料層以形成所述約瑟夫森結。
[0028]作為本發明的超導電路結構的制備方法的一種優選方案，所述步驟4)與所述步驟5)之間還包括沉積旁路電阻材