集成電路制造方法
【技術領域】
[0001]本發明涉及集成電路的制造領域，特別是涉及一種集成電路制造方法。
【背景技術】
[0002]高壓直流電電壓范圍是110伏?400伏之間，而一次側電源管理芯片的電源電壓一般不超過40伏。因此，高壓直流電電壓無法直接對一次側電源管理芯片進行供電，需要額外的高壓元器件(如高壓電阻或電容)對高壓直流電電壓進行降壓處理。
[0003]現有的降壓方法有三種:第一種是在芯片外圍的電路版上配置400伏以上的分立高壓電阻或者分立電容元件；第二種是采用多芯片封裝技術，將400伏以上的分立高壓電阻或者分立電容元件與中低壓集成電路封裝在一個芯片里面；第三種是采用400伏以上的復雜高壓集成電路制造工藝。
[0004]上述方法都無法直接在通用的中低壓集成電路中集成高壓元器件來實現降壓處理，存在工藝復雜，成本高的缺點。
【發明內容】
[0005]基于此，有必要提供一種工藝簡單、成本低的集成電路制造方法。
[0006]一種集成電路制造方法，包括:
[0007]提供半導體襯底，所述半導體襯底包括第一區域和第二區域；
[0008]在半導體襯底上形成氧化層；
[0009]在第二區域上覆蓋光刻膠；
[0010]以光刻膠為掩膜去除第一區域的氧化層；
[0011]去除第二區域的光刻膠；
[0012]分別在第一區域形成第一集成電路、在第二區域的氧化層上形成電阻和電容。
[0013]在其中一個實施例中，所述氧化層的厚度大于0.8微米。
[0014]在其中一個實施例中，分別在第一區域形成第一集成電路、在第二區域的氧化層上形成電阻和電容的具體步驟包括:
[0015]在第一區域形成第一集成電路；
[0016]生成多晶層并對多晶層進行摻雜；
[0017]將摻雜后的多晶層進行光刻及腐蝕形成第二區域的電阻；
[0018]將所述多晶層作為一個極板，將所述半導體襯底作為另一個極板，形成第二區域的電容。
[0019]一種集成電路制造方法，包括:
[0020]提供半導體襯底，所述半導體襯底包括第一區域和第二區域；
[0021]在半導體襯底上依次形成第一氧化層和氮化硅層；
[0022]在第二區域上覆蓋光刻膠；
[0023]以光刻膠為掩膜去除第一區域的氮化硅層；
[0024]去除第二區域的光刻膠；
[0025]在第一區域形成第二氧化層；
[0026]去除第二區域的氮化硅層；
[0027]分別在第二區域形成第一集成電路、在第一區域的第二氧化層上形成電阻和電容。
[0028]在其中一個實施例中，所述第一氧化層的厚度小于0.1微米，所述第二氧化層的厚度大于0.8微米。
[0029]在其中一個實施例中，分別在第二區域形成第一集成電路、在第一區域的第二氧化層上形成電阻和電容的步驟具體包括:
[0030]在第二區域形成第一集成電路；
[0031]生成多晶層并對多晶層進行摻雜；
[0032]將摻雜后的多晶層進行光刻及腐蝕形成第一區域的電阻；
[0033]將所述多晶層作為一個極板，將所述半導體襯底作為另一個極板，形成第一區域的電容。
[0034]一種集成電路制造方法，包括:
[0035]提供半導體襯底，所述半導體襯底包括第一區域和第二區域；
[0036]在半導體襯底上形成絕緣介質層；
[0037]在第二區域上覆蓋光刻膠；
[0038]以光刻膠為掩膜去除第一區域的絕緣介質層；
[0039]以光刻膠為掩模在第一區域形成溝槽；
[0040]去除第二區域的光刻膠；
[0041]在所述溝槽里填充絕緣介質層并去除所述半導體襯底以上的絕緣介質層；
[0042]分別在第二區域形成第一集成電路、在第一區域的絕緣介質層上形成電阻和電容。
[0043]在其中一個實施例中，所述絕緣介質層的厚度大于0.8微米。
[0044]在其中一個實施例中，分別在第二區域形成第一集成電路、在第一區域的絕緣介質層上形成電阻和電容的步驟具體包括:
[0045]在第二區域形成第一集成電路；
[0046]生成多晶層并對多晶層進行摻雜；
[0047]將摻雜后的多晶層進行光刻及腐蝕形成第一區域的電阻；
[0048]將所述多晶層作為一個極板，將所述半導體襯底作為另一個極板，形成第一區域的電容。
[0049]在其中一個實施例中，所述絕緣介質層為二氧化硅、氮化硅、氮氧化硅、二氧化硅和氮化硅的混合物、氮氧化硅和氮化硅的混合物或者二氧化硅和氮氧化硅的混合物。
[0050]上述集成電路制造方法通過在第二區域上覆蓋光刻膠作為掩膜，能很好地將第一區域和第二區域進行劃分并分開處理，從而實現在通用半導體襯底上形成第一集成電路的同時還能集成400伏以上的電阻和電容，工藝簡單，成本低。
【附圖說明】
[0051]圖1為一實施例中第一種集成電路制造方法流程圖；
[0052]圖2為圖1所示實施例中在半導體襯底上形成氧化層的效果示意圖；
[0053]圖3為圖1所示實施例中在第二區域上覆蓋光刻膠的效果示意圖；
[0054]圖4為圖1所示實施例中以光刻膠為掩膜去除第一區域的氧化層的效果示意圖；
[0055]圖5為圖1所示實施例中去除第二區域的光刻膠的效果示意圖；
[0056]圖6為圖1所示實施例中分別在第一區域形成第一集成電路、在第二區域的氧化層上形成電阻和電容的效果示意圖；
[0057]圖7為圖1所示實施例中第二區域完成互聯工藝的效果示意圖；
[0058]圖8為一實施例中第二種集成電路制造方法流程圖；
[0059]圖9為圖8所示實施例中在半導體襯底上形成第一氧化層和氮化硅層的效果示意圖；
[0060]圖10為圖8所示實施例中在第二區域上覆蓋光刻膠的效果示意圖；
[0061]圖11為圖8所示實施例中以光刻膠為掩膜去除第一區域的氮化硅層的效果示意圖；
[0062]圖12為圖8所示實施例中去除第二區域的光刻膠的效果示意圖；
[0063]圖13為圖8所示實施例中在第一區域進行離子注入對半導體襯底進行摻雜的效果示意圖；
[0064]圖14為圖8所示實施例中以氮化硅層為掩膜形成第二氧化層的效果示意圖；
[0065]圖15為圖8所示實施例中去除第二區域的氮化硅層的效果示意圖；
[0066]圖16為圖8所示實施例中分別在第二區域形成第一集成電路、在第一區域的第二氧化層上形成電阻和電容的效果示意圖；
[0067]圖17為圖8所示實施例中第一區域完成互聯工藝的效果示意圖；
[0068]圖18為一實施例中第二種集成電路制造方法流程圖；
[0069]圖19為圖18所示實施例中形成絕緣介質層的效果示意圖；
[0070]圖20為圖18所示實施例中在第二區域上覆蓋光刻膠的效果示意圖；
[0071]圖21為圖18所示實施例中以光刻膠為掩膜去除第一區域的絕緣介質層的效果示意圖；
[0072]圖22為圖18所示實施例中在第一區域進行離子注入對半導體襯底進行摻雜并以光刻膠為掩膜形成溝槽的效果示意圖；
[0073]圖23為圖18所示實施例中去除第二區域的光刻膠的效果示意圖；
[0074]圖24為圖18所示實施例中在所述溝槽里填充絕緣介質層的效果示意圖；
[0075]圖25為圖18所示實施例中去除所述半導體襯底以上的絕緣介質層的效果示意圖；
[0076]圖26為圖18所示實施例中分別在第二區域形成第一集成電路、在第一區域的絕緣介質層上形成電阻和電容的效果示意圖；
[0077]圖27為圖18所示實施例中第一區域完成互聯工藝的效果示意圖。
【具體實施方式】
[0078]本發明提供了三種不同的集成電路制造方法，下面結合了具體附圖及相應的實施例加以說明。