一種雙柵極鰭式場效應晶體管的制備方法
【技術領域】
[0001 ]本發明涉及半導體制造技術領域，更具體地，涉及一種雙柵極鰭式場效應晶體管的制備方法。
【背景技術】
[0002]在尋求更高的器件密度、更高的性能以及更低的費用的過程中，隨著集成電路工藝持續發展到納米技術工藝節點，一些制造廠商已經開始考慮如何從平面CMOS晶體管向三維鰭式場效應晶體管(FinFET)器件結構的過渡問題。FinFET是一種新型的互補式金屬半導體(CMOS)晶體管，其可根據需要調節器件的閾值電壓，進一步降低靜態能耗(staticpowerconsumpt1n)。與平面晶體管相比，FinFET器件由于改進了對溝道的控制，從而減小了短溝道效應。
[0003]目前，FinFET通常可包括三端FinFET(3terminalFinFET，3T_FinFET)和四端FinFET(4terminal FinFET，4T_FinFET)。其中，3T_FinFET的結構中包括位于鰭(Fin)兩端的源極、漏極以及橫跨鰭的柵極，共計三個端頭。由于Fin的三個側面都受到柵極的控制，所以比傳統的MOS結構能更好地控制有源區中的載流子，提供更大的驅動電流，因而提高了器件性能并得到了廣泛應用。4T-FinFET的結構中包括位于Fin兩端的源極、漏極以及位于Fin兩側相分離的二個柵極，分別是驅動柵(drive gate)和控制柵(control gate)，共計四個端頭。二個柵極可以分別獨立控制Fin的溝道電流，并且，通過調節控制柵可以有效改變驅動柵的閾值電壓，提高器件性能。因而在實際應用中，雙柵FinFET常用于要求具有低漏電流的核心邏輯電路。
[0004]4T-FinFET與3T-FinFET的區別在于4T-FinFET具有二個獨立的雙柵結構。因此，在制作4T-FinFET時，需要實施將4T_FinFET的二個柵極進行分開的工藝。而在運用目前的工藝將4T-FinFET的二個柵極分開后，所形成的驅動柵和控制柵具有相同的高度，因而難以進一步減少4T-FinFET有效溝道底部的漏電流。
【發明內容】
[0005]本發明的目的在于克服現有技術存在的上述缺陷，提供一種雙柵極鰭式場效應晶體管的制備方法，通過在驅動柵和控制柵之間形成高度差，可以減少有效溝道底部的漏電流。
[0006]為實現上述目的，本發明的技術方案如下:
[0007]—種雙柵極鰭式場效應晶體管的制備方法，包括以下步驟:
[0008]步驟S01:提供一半導體襯底，在所述半導體襯底上形成鰭結構；
[0009]步驟S02:沉積氧化物層，將鰭結構覆蓋，然后平坦化至所述鰭結構露出；
[0010]步驟S03:沉積硬質掩膜層，將氧化物層和鰭結構覆蓋，然后圖形化，露出鰭結構其中一側的氧化物層；
[0011]步驟S04:對露出一側的氧化物層進行部分回刻，然后去除剩余的硬質掩膜層，使鰭結構另一側的氧化物層露出，接著對鰭結構兩側的氧化物層同時進行部分回刻，在鰭結構兩側形成具有高度差的氧化物層；
[0012]步驟S05:在鰭結構表面形成柵極介電層，隨后沉積柵極材料并圖形化；
[0013]步驟S06:去除鰭結構頂部的柵極材料，在鰭結構兩側分別形成驅動柵和控制柵；其中，控制柵的高度大于驅動柵的高度。
[0014]優選地，步驟S03中，先在所述鰭結構的頂部沉積一保護層作為回刻時的停止層，然后再沉積所述硬質掩膜層。
[0015]優選地，所述保護層材料包括SiN或S1N。
[0016]優選地，所述硬質掩膜層與所述保護層采用相同材料制備。
[0017]優選地，所述硬質掩膜層材料包括SiN。
[0018]優選地，所述鰭結構兩側氧化物層的高度差不小于lnm。
[0019]優選地，所述鰭結構兩側氧化物層的高度差不小于3nm。
[0020]優選地，所述柵極材料包括多晶S1N材料或高K金屬柵極材料。
[0021 ]優選地，所述氧化物層材料包括氧化硅。
[0022 ]優選地，所述柵極介電層材料包括氧化硅。
[0023]從上述技術方案可以看出，本發明通過利用兩次回刻工藝，在鰭式場效應晶體管的鰭結構兩側形成具有高度差的氧化物層，使得后續在鰭結構兩側分別形成的驅動柵和控制柵雙柵極結構也同樣具有高度差，并通過使控制柵的高度大于驅動柵的高度，可以降低雙柵極FinFET結構中有效溝道底部的漏電流。
【附圖說明】
[0024]圖1是本發明一種雙柵極鰭式場效應晶體管的制備方法流程圖；
[0025]圖2?圖7是本發明一較佳實施例中根據圖1的方法制作一種雙柵極鰭式場效應晶體管時的工藝結構示意圖。
【具體實施方式】
[0026]下面結合附圖，對本發明的【具體實施方式】作進一步的詳細說明。
[0027]需要說明的是，在下述的【具體實施方式】中，在詳述本發明的實施方式時，為了清楚地表示本發明的結構以便于說明，特對附圖中的結構不依照一般比例繪圖，并進行了局部放大、變形及簡化處理，因此，應避免以此作為對本發明的限定來加以理解。
[0028]在以下本發明的【具體實施方式】中，請參閱圖1，圖1是本發明一種雙柵極鰭式場效應晶體管的制備方法流程圖。同時，請參閱圖2?圖7，圖2?圖7是本發明一較佳實施例中根據圖1的方法制作一種雙柵極鰭式場效應晶體管時的工藝結構示意圖。圖2?圖7中形成的器件結構，可與圖1中的各步驟相對應。如圖1所示，本發明的一種雙柵極鰭式場效應晶體管的制備方法，包括以下步驟:
[0029]如框01所示，步驟SO1:提供一半導體襯底，在所述半導體襯底上形成鰭結構。
[0030]請參閱圖2。可以一半導體硅片10作為襯底，首先，可采用公知技術，在所述半導體襯底硅片10上形成鰭式場效應晶體管(FinFET)的鰭結構(Fin)ll。該鰭結構11可以形成一至多個，本發明以下將以形成一個鰭結構為例，來闡述本發明的一種雙柵極鰭式場效應晶體管的制備方法。
[0031 ]如框02所示，步驟S02:沉積氧化物層，將鰭結構覆蓋，然后平坦化至所述鰭結構露出。
[0032]請繼續參閱圖2。接下來，可采用例如CVD工藝，在半導體襯底硅片上沉積一氧化物層12，例如氧化硅層12(下同)，將鰭結構11完全覆蓋。然后，可采用化學機械研磨(CMP)對氧化硅層12進行平坦化，直至所述鰭結構11的頂端露出為止。
[0033]如框03所示，步驟S03:沉積硬質掩膜層，將氧化物層和鰭結構覆蓋，然后圖形化，露出鰭結構其中一側的氧化物層。
[0034]請參閱圖3。接下來，可采用常規工藝，在硅片上沉積一硬質掩膜層13，將氧化硅層12和鰭結構11完全覆蓋。然后，通過光刻及刻蝕工藝，對該硬質掩膜層13進行圖形化，使鰭結構兩側中其中一側、例如圖示右側的氧化硅層122露出。該側用于后續制備控制柵。
[0035]作為一優選的實施方式，可先在所述鰭結構11的頂部沉積一保護層(圖略)，作為后續刻蝕時的停止層，然后再沉積所述硬質掩膜層13。