一種半導體器件及其制造方法
【技術領域】
[0001]本發明屬于半導體技術領域，具體涉及一種半導體器件及其制造方法。
【背景技術】
[0002]恒流源是一種常用的電子設備和裝置，在電子線路中使用相當廣泛。恒流源用于保護整個電路，即使出現電壓不穩定或負載電阻變化很大的情況，都能確保供電電流的穩定。恒流二極管(CRD,Current Regulative D1de)是一種半導體恒流器件，其用兩端結型場效應管作為恒流源代替普通的由晶體管、穩壓管和電阻等多個元件組成的恒流源，可以在一定的工作范圍內保持一個恒定的電流值，其正向工作時為恒流輸出，輸出電流在幾毫安到幾十毫安之間，可直接驅動負載，實現了電路結構簡單、器件體積小、器件可靠性高等目的。另外恒流器件的外圍電路非常簡單，使用方便，經濟可靠，已廣泛應用于自動控制、儀表儀器、保護電路等領域。但是，目前的恒流器件在施加反向電壓時仍然導通，且恒流區范圍普遍較窄，同時能提供的恒定電流也較低。
【發明內容】
[0003]本發明針對恒流器件反向導通的問題，提出了一種半導體器件及其制造方法。本發明半導體器件采用N型摻雜半導體材料作為襯底，并在襯底的背面注入與襯底摻雜類型相反的P型半導體材料形成摻雜區，可實現正向大電流、反向高耐壓;且本發明半導體器件具有較低的夾斷電壓、較高的擊穿電壓和較好的恒流能力。
[0004]本發明的技術方案如下:
[0005]—種半導體器件，包括多個結構相同并依次連接的元胞，所述元胞包括N型摻雜襯底3，位于N型摻雜襯底3之中的擴散P型阱區4，所述擴散P型阱區4為兩個并分別位于元胞的兩端，位于擴散P型阱區4之中的第一 P型重摻雜區5和N型重摻雜區7，位于N型摻雜襯底3和擴散P型阱區4上表面的氧化層10，覆蓋整個元胞上表面的金屬陰極9，位于N型摻雜襯底3下表面的第二 P型重摻雜區2，位于第二 P型重摻雜區2下表面的金屬陽極8，所述第一 P型重摻雜區5、N型重摻雜區7和金屬陰極9形成歐姆接觸，所述第二 P型重摻雜區2和金屬陽極8形成歐姆接觸。
[0006]進一步地，所述半導體器件中還包括位于N型重摻雜區7和N型摻雜襯底3之間且嵌入擴散P型阱區4上表面的N型耗盡型溝道區6，所述氧化層10位于N型摻雜襯底3和N型耗盡型溝道區6上表面。
[0007]進一步地，所述半導體器件中各摻雜類型可相應變為相反的摻雜，S卩P型摻雜變為N型摻雜的同時，N型摻雜變為P型摻雜。
[0008]進一步地，所述半導體器件所用半導體材料為硅或者碳化硅等。
[0009]進一步地，所述元胞中擴散P型阱區4之間的距離、N型摻雜襯底3的厚度可根據具體耐壓及夾斷電壓的要求進行調節;所述元胞的個數可根據具體恒定電流值的要求進行調節，大大增加了器件設計的靈活性。
[0010]上述半導體器件的制造方法，包括以下步驟:
[ΟΟ?]步驟1:米用N型娃片作為襯底；
[0012]步驟2:進行擴散P型阱區4注入前預氧；
[0013]步驟3:光刻擴散P型阱區窗口，進行擴散P型阱區4注入，注入劑量根據不同電流能力調節，然后進行擴散P型阱區4推結，刻蝕多余的氧化層；
[0014]步驟4:進行第一P型重摻雜區5、N型重摻雜區7注入前預氧，光刻N+窗口，進行N型重摻雜區7注入，光刻P+窗口，進行第一P型重摻雜區5注入，刻蝕多余的氧化層；
[0015]步驟5:在元胞上表面淀積前預氧，淀積氧化層，光刻、刻蝕形成氧化層10;
[0016]步驟6:歐姆孔刻蝕，淀積鋁金屬；
[0017]步驟7:刻蝕金屬，形成金屬陰極9;
[0018]步驟8:淀積鈍化層，刻陰極PAD孔；
[0019]步驟9:將硅片減薄，在N型摻雜襯底3下表面注入第二 P型重摻雜區2;
[0020]步驟10:第二P型重摻雜區2下表面形成金屬陽極8;
[0021 ]步驟11:淀積鈍化層，刻陽極PAD孔。
[0022]進一步地，所述半導體器件制造方法中第一P型重摻雜區5與N型重摻雜區7注入順序可互換。
[0023]進一步地，所述半導體器件制造方法中金屬陽極8與金屬陰極9可同時形成。
[0024]進一步地，所述硅片減薄的厚度可根據具體耐壓調節。
[0025]本發明的有益效果為:
[0026]1、本發明半導體器件在襯底背面注入與襯底摻雜類型相反的半導體材料形成第二P型重摻區2，第二P型重摻雜區2與金屬陽極8形成歐姆接觸，并向N型摻雜襯底3注入空穴，使得半導體器件為空穴電流和電子電流兩種載流子電流，增大了器件的電流密度。
[0027]2、本發明半導體器件直接在襯底中注入推結形成擴散阱區，在兩個擴散阱區之間形成導電溝道，制造工藝簡單，成本低;且襯底背面的重摻雜區采用與襯底類型相反的摻雜，可以有效提高器件的反向耐壓。
[0028]3、本發明半導體器件為雙極型器件，相比單極型器件，本發明半導體器件有更大的電流密度，可節省芯片面積;且采用雙溝道設計，使器件有較強的恒流能力，且電流值更加穩定。
[0029]4、本發明元胞的個數、元胞中擴散阱區4之間的距離、襯底厚度均可根據具體耐壓、恒定電流和夾斷電壓的要求進行調節，大大增加了器件設計的靈活性。
【附圖說明】
[0030]圖1為本發明提供的一種半導體器件的結構示意圖；
[0031]圖2為本發明提供的一種半導體器件結構中的元胞的結構示意圖；
[0032]圖3為本發明實施例的元胞的工藝仿真示意圖；
[0033]圖4為本發明實施例提供的半導體器件的正向電流電壓特性曲線圖；
[0034]圖5為本發明實施例提供的半導體器件的反向特性曲線圖；
[0035]圖6為本發明實施例提供的半導體器件元胞的制造方法的工藝流程示意圖；
[0036]圖7為圖6元胞制造過程中對應的工藝仿真圖。
【具體實施方式】
[0037]下面結合附圖和實施例，詳述本發明的技術方案。
[0038]如圖1所示，為本發明提供的一種半導體器件的結構示意圖，所述半導體器件包括6個結構相同并依次連接的元胞1(1)、1(2)-_1(6)，所述元胞包括第二?型重摻雜區24型摻雜襯底3、擴散P型阱區4、第一 P型重摻雜區5、耗盡型溝道區6、N型重摻雜區7、金屬陽極8、金屬陰極9和氧化層10;所述擴散P型阱區4位于N型摻雜襯底3之中，所述擴散P型阱區4為兩個并分別位于元胞的兩端，所述第一 P型重摻雜區5和N型重摻雜區7位于擴散P型阱區4之中，所述耗盡型溝道區6位于N型重摻雜區7和N型摻雜襯底3之間且嵌入擴散P型阱區4上表面，所述耗盡型溝道區6、N型重摻雜區7和第一P型重摻雜區5并排位于擴散P型阱區4之中，所述N型重摻雜區7位于耗盡型溝道區6和第一P型重摻雜區5之間，所述氧化層10位于N型摻雜襯底3、耗盡型溝道區6和部分N型重摻雜區7的上表面，所述第二 P型重摻雜區2位于N型襯底3下表面，所述金屬陰極9位于氧化層10、第一 P型重摻雜區5和N型重摻雜區7上表面，覆蓋整個元胞上表面，所述金屬陽極8位于第二 P型重摻雜區2的下表面，所述第二 P型重摻雜區2位于N型襯底3與金屬陽極8之間，所述第一P型重摻雜區5、N型重摻雜區7和金屬陰極9形成歐姆接觸，所述第二 P型重摻雜區2與金屬陽極8形成歐姆接觸;所述元胞個數e可根據具體電流能力要求進行調整;所述襯底厚度可根據具體電流能力、耐壓能力要求進行調整。
[0039]進一步地，所述元胞中擴散P型阱區4之間的距離、襯底厚度以及元胞的個數可根據具體耐壓及夾斷電壓的要求進行調節，大大增加了器件設計的靈活性。
[0040]進一步地，所述元胞通過在擴散P型阱區4表面注入磷離子與P型阱區補償形成薄層溝道，即為耗盡型溝道區6，本發明半導體器件即通過耗盡型溝道區6導電，器件的電流能力可通過控制耗盡型溝道區6注入的劑量和能量進行調節;所述耗盡型溝道區6是在熱擴散形成P阱后，通過磷離子淺層注入得到的。
[0041]進一步地，所述半導體器件元胞中的擴散P型阱區4采用硼離子注入，然后進行熱擴散推結得到，可通過調節硼注入劑量、能量及推結時間控制所形成擴散P型阱區的寬度、P阱間間距及耗盡型溝道區6的長度。
[0042]進一步地，所述元胞中的第二 P型重摻雜區2采用背面注入工藝，采用硼離