用于高度縮放的晶體管的接觸件的制作方法
【專利說明】用于高度縮放的晶體管的接觸件
[0001]相關申請的交叉引用
[0002]本申請要求于2014年11月18日提交的標題為“Contacts for Highly ScaledTransistors”的美國臨時申請第62/081,348號的權益，其全文通過引用并入本文。
技術領域
[0003]本發明實施例涉及用于高度縮放的晶體管的接觸件。
【背景技術】
[0004]半導體集成電路(IC)產業已經歷了指數式發展。IC材料和設計中的技術進步已經產生了數代1C，其中每一代IC比上一代IC都具有更小更復雜的電路。在IC演進的過程中，功能密度(即，每一芯片面積上互連器件的數量)已普遍增加，而幾何尺寸(即，使用制造工藝可產生的最小組件(或線))有所降低。這種按比例縮小的工藝通常通過提高生產效率和降低相關成本而提供益處。這種按比例縮小也增加了加工和制造IC的復雜性。
[0005]例如，已經開發了多柵極場效應晶體管(FET)，為了它們的高驅動電流、較小的覆蓋區以及對短溝道效應的良好控制。多柵極FET的實例包括雙柵極FET、三柵極FET、歐米茄-柵極FET，以及全環柵(或環繞柵極)FET,全環柵FET包括在水平全環柵(HGAA) FET和垂直全環柵(VGAA) FET。期望多柵極FET將半導體工藝技術縮放為超出傳統塊狀金屬氧化物半導體FET(MOSFET)技術的限制。然而，由于晶體管器件結構按比例縮小并成為三維，晶體管接觸電阻表現出對器件性能增加的影響。傳統的接觸件形成方案中，高度縮放的多柵極FET中的晶體管接觸電阻會限制遠超過50%的器件固有性能。
【發明內容】
[0006]根據本發明的一些實施例，提供了一種半導體器件，包括:襯底；第一源極/漏極(S/D)區和第二源極/漏極(S/D)區；溝道，位于所述第一 S/D區和所述第二 S/D區之間；柵極，與所述溝道接合；以及接觸部件，連接至所述第一 S/D區，其中:所述接觸部件包括:第一接觸層和位于所述第一接觸層上方的第二接觸層；所述第一接觸層具有共形的截面輪廓；并且所述第一接觸層在所述第一 S/D區的至少兩個側面上與所述第一 S/D區接觸或者包裹環繞所述第一 S/D區。
[0007]根據本發明的另一些實施例，提供了一種在垂直全環柵(VGAA)器件中形成接觸件的方法，包括:接收VGAA器件，所述VGAA器件具有襯底；第一源極/漏極(S/D)區，位于所述襯底上方；隔離結構，位于所述襯底上方并且環繞所述第一 S/D區；溝道，位于所述第一 S/D區上方；第二 S/D區，位于所述溝道上方；柵極，包裹環繞所述溝道；和介電層，位于所述隔離結構和所述第一 S/D區上方；蝕刻所述介電層和所述隔離結構以形成開口，其中，所述開口暴露所述第一 S/D區的至少兩個側面；在所述開口中形成第一接觸層，其中，所述第一接觸層具有共形的截面輪廓，并且與所述第一 S/D區接觸；以及在位于所述第一接觸層上方的開口中形成第二接觸層。
[0008]根據本發明的又一些實施例，還提供了一種在多柵極半導體器件中形成接觸件的方法，包括:接收多柵極半導體器件，所述多柵極半導體器件具有:襯底；第一源極/漏極(S/D)區和第二源極/漏極(S/D)區；溝道，位于所述第一 S/D區和所述第二 S/D區之間；柵極，接合所述溝道；和介電層，位于所述第一 S/D區上方；蝕刻所述介電層以形成開口，其中，所述開口暴露所述第一 S/D區的至少兩個側面或者包裹環繞所述第一 S/D區；在所述開口中形成第一接觸層，其中，所述第一接觸層具有共形的截面輪廓，并且與所述第一 S/D區接觸；以及在位于所述第一接觸層上方的開口中形成第二接觸層。
【附圖說明】
[0009]結合附圖閱讀下面的詳細描述可以最好地理解本發明。需要強調的是，根據行業的標準實踐，各個部件未按比例繪制，并且僅用于說明目的。事實上，為了清楚討論，各個部件的尺寸可以任意增大或減小。
[0010]圖1示出根據本發明的各個方面的制造半導體器件的方法的流程圖。
[0011]圖2A、圖2B、圖2C、圖3A、圖3B、圖4A、圖4B、圖5A和圖5B是根據一些實施例的根據圖1的方法形成半導體器件的透視圖和截面圖。
[0012]圖6A、圖6B、圖7A、圖7B、圖8A、圖8B、圖9A和圖9B是根據一些實施例的根據圖1的方法形成半導體器件的透視圖和截面圖。
[0013]圖1OA和1B是根據圖1的方法的一些實施例構造的半導體器件的截面圖。
[0014]圖10C、圖 10D、圖 10E、圖 10F、圖 10G、圖 10H、圖 101、圖 10J、圖 10K、圖 10L、圖 10M、圖10N、圖100和圖1OP是根據圖1的方法的一些實施例構造的半導體器件的截面圖。
[0015]圖1lA和圖1lB是根據圖1的方法的一些實施例構造的另一半導體器件的截面圖。
[0016]圖12示出根據本發明的各個方面的制造半導體器件的方法的流程圖。
[0017]圖13A、圖13B、圖14A、圖14B、圖15、圖16、圖17、圖18和圖19是根據一些實施例的根據圖2的方法形成的半導體器件的透視圖和截面圖。
[0018]圖20是根據圖2的方法的實施例形成的另一半導體器件的截面圖。
[0019]圖21、圖22、圖23、圖24和圖25是根據一些實施例的形成圖20的半導體器件的截面圖。
【具體實施方式】
[0020]以下公開內容提供了許多用于實現本發明的不同特征的不同實施例或實例。以下將描述組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例并且不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。此外，本發明可以在各個實例中重復參考標號和字符。這種重復是為了簡化和清楚的目的，并且其本身并不表示所論述多個實施例和/或配置之間的關系O
[0021]而且，為便于描述，在此可以使用諸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對位置術語旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應的解釋。
[0022]本發明通常涉及半導體器件，并且更具體地涉及具有諸如水平多柵極晶體管和垂直多柵極晶體管的多柵極晶體管的半導體器件。水平多柵極晶體管的實例包括雙柵極FET、三柵極FET、歐米茄-柵極FET和水平全環柵(HGAA) FET。垂直多柵極晶體管的實例包括垂直全環柵(VGAA) FET和隧道FET (TFET)。此外，HGAA FET和VGAA FET可以包括一個或多個納米線溝道、條形溝道或其他適當的溝道結構。本發明的一個目的是提供用于多柵極晶體管的新型源極/漏極(S/D)接觸件，其中新型S/D接觸件比傳統的S/D接觸件具有降低的接觸電阻。
[0023]在下面的討論中，本發明的各個實施例描述于制造器件100、200、300、400、500、600和700的上下文中。這些器件是可以用本發明的一些實施例制造的非限制性實例。而且，器件100、200、300、400、500、600和700的每個可以是集成電路(IC)加工過程中制造的中間器件或其部分，其可以包括靜態隨機存取存儲器(SRAM)和/或其他邏輯電路，無源組件，諸如電阻器、電容器和電感器，以及有源組件，諸如P型FET、n型FET、金屬氧化物半導體場效應晶體管(MOSFET)、互補金屬氧化物半導體(CMOS)晶體管、雙極晶體管、高壓晶體管、高頻晶體管、其他存儲單元以及它們的組合。
[0024]第一個實施例
[0025]現參考制造器件100中的圖1至圖5B來描述本發明的第一實施例。圖1示出根據本發明的各個方面形成半導體器件(諸如具有多柵極結構的半導體器件)的方法10的流程圖。方法10僅是示例，并不旨在限制超出權利要求明確敘述的本發明的內容。方法10之前、期間和之后可以提供額外的操作，且所描述的一些操作可以被更換、排除或移動用于該方法的其他實施例。
[0026]在操作12中，方法10(圖1)接收如圖2A、圖2B和圖2C所示的器件100，其中圖2A是器件100的透視示意圖，圖2B是器件100沿圖2A的“A-A”線的截面圖，和圖2C是器件100沿圖2A的“B-B”線的截面圖。共同參考圖2A、2B和2C，器件100包括襯底102、鰭104、隔離結構106、柵極108和介電層110。鰭104從襯底102向上突出(沿“z”方向)。隔離結構106設置在襯底上方并與鰭104的底部相鄰。它將鰭104與器件100的其他有源區(未示出)隔離開。柵極108形成在隔離結構106上方并在鰭104的三側上與鰭接合。因此，所示的器件100是三柵極器件。其他類型的柵極結構，諸如雙柵極(例如，柵極108接合鰭104的兩個側面)、歐米茄-柵極(例如，柵極108完全接合鰭104的頂面和兩個側面并且部分接合鰭104的底面)上和全環柵(例如，柵極108完全接合鰭104的頂面、底面和兩個側面)，都在本發明的范圍之內。介電層110設置在鰭104、隔離結構106和柵極108的上方。器件100的各個元件將在下面的部分中進一步描述。
[0027]襯底102是在本實施例中的硅襯底。可選地，襯底102可以包括另一元素半導體，諸如鍺；化合物半導體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導體，包括 SiGe、GaAsP、AlInAs、AlGaAs、GalnAs、GaInP 和 / 或 GaInAsP ;或它們的組合。
[0028]鰭104適于形成η型FET或P型FET。鰭104可以使用包括光刻和蝕刻工藝的合適的工藝來制造。光刻工藝可以包括:形成位于襯底102上面的光刻膠層(抗蝕劑)，將光刻膠曝光至圖案，執行曝光后烘烤工藝，以及顯影該光刻膠以形成包括光刻膠的掩蔽元件。然后使用該掩蔽元件以在襯底102內蝕刻凹槽，從而在襯底102上留下鰭104。蝕刻工藝可以包括干蝕刻、濕蝕刻、反應離子蝕刻(RIE)和/或其他適合的工藝。可選地，可以使用芯軸-間隔件雙重圖案化光刻形成鰭104。用于形成鰭104的方法的許多其他實施例可能是合適的。
[0029]隔離結構106可以由氧化硅、氮化硅、氮氧化硅、氟摻雜的硅酸鹽玻璃(FSG)、低k介電材料和/或其他合適的絕緣材料形成。隔離結構106可以是淺溝槽隔離(STI)部件。在實施例中，隔離結構106通過在襯底102中蝕刻溝槽來形成，例如，作為鰭104形成工藝的一部分形成。隨后可以用隔離材料填充溝槽，接著是化學機械平坦化(CMP)工藝。諸如場氧化物、硅的局部氧化(LOCOS)和/或其他合適的結構的其他隔離結構是可能的。隔離結構106可包括多層結構，例如，具有一個或多個熱氧化物襯墊層。
[0030]參考圖2B進一步闡述鰭104和柵極108。參考圖2B，鰭104包括兩個源極/漏極(S/D)區(或部件)104a和位于兩個S/D區104a之間的溝道區104b。在S/D區104a和溝道區104b以水平方式(沿“y”方向)布置在隔離結構106上方。因此，該器件100是水平多柵