半導體器件扇出封裝結構的制作方法
【技術領域】
[0001]本發明涉及半導體器件封裝領域，具體涉及一種半導體器件扇出封裝結構。
【背景技術】
[0002]近年來，半導體器件在成本降低和前道晶圓制造工藝的提升的共同促進下，實現了同樣功能的半導體器件的單體芯片尺寸越來越小的目標，這樣會導致半導體器件上用于外接的電極之間的節距越來越小，原來的用于倒裝焊的半導體器件柱狀結構容易引起電極之間的橋接從而導致半導體器件失效。同時，現在的半導體器件對避免α射線的輻射影響、凸點與倒裝載體之間以及凸點和芯片的結合力強度等方面也有了越來越高大要求。
[0003]圖1是現有半導體器件柱狀凸點結構，在芯片101上有電極102，在芯片101和電極102上選擇性的覆蓋有氧化硅或氮化硅等材料形成的鈍化層103，在鈍化層103上再有選擇的形成一層聚酰亞胺(PI)或聚苯并惡唑(PBO)等保護層209。然后通過半導體常用的圖形轉移法，利用濺射加電鍍的工藝在半導體電極表面形成凸點下金屬層UBM和電鍍金屬焊料212，典型的UBM由濺射的鈦層和銅層組成的金屬層210以及電鍍鎳層211組成，金屬焊料212回流后形成球狀凸點，最后倒裝在基板上形成圖1所示的現有倒裝芯片封裝結構。
[0004]這種倒裝芯片封裝結構雖然在結構上滿足了倒裝芯片封裝結構的要求，但是容易引起電極之間的橋接、凸點與倒裝載體之間以及凸點和芯片結合處容易產生裂紋，從而導致半導體器件失效。同時，也沒有在最大程度上避免電鍍金屬焊料212中α射線對芯片101內電路的影響導致的半導體器件失效。
【發明內容】
[0005]鑒于現有技術中的上述缺陷或不足，期望提供一種不容易導致半導體器件失效的半導體器件扇出封裝結構。
[0006]本發明提供了一種半導體器件扇出封裝結構，包括:半導體器件柱狀凸點單體，其特征在于，還包括:
[0007]再布線基板，包括:聚合層，所述聚合層具有多個第一開口，在所述聚合層的表面和所述第一開口內設有再布線金屬板，在所述再布線金屬板上設有焊料凸點；所述半導體器件柱狀凸點單體通過第二金屬柱與所述焊料凸點相連接。
[0008]與現有技術相比，本發明的有益效果是:
[0009]本發明提供的半導體扇出封裝結構，再布線基板通過在載板上形成帶有圖案的聚合層，并在其表面涂上進行光刻顯影，然后進行再布線而形成。其中，再布線金屬板的厚度與半導體器件對電流大小的設計需求匹配對應;且兩兩再布線金屬板之間的間隔得到進一步縮小，有利于提高半導體器件的封裝密度;并且，本發明絕緣中空柱狀件中的第一金屬柱，能夠緩解凸點結構和半導體芯片結合點處的應力，解決由于熱膨脹不均勻容易引起電極斷裂，導致半導體器件失效的問題;第二金屬柱的外周環狀部分通過接觸絕緣中空柱狀件再接觸半導體芯片，緩解了柱狀凸點對半導體芯片的壓力。
【附圖說明】
[0010]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本申請的其它特征、目的和優點將會變得更明顯:
[0011]圖1為現有技術中提供的倒裝芯片封裝結構示意圖。
[0012]圖2為本發明實施例提供的形成再布線基板的流程示意圖；
[0013]圖3為本發明實施例提供的形成半導體器件柱狀凸點單體的流程示意圖；
[0014]圖4為本發明實施例提供的形成半導體扇出封裝結構的流程示意圖；
[0015]圖5-圖8為本發明實施例提供的形成再布線基板的過程示意圖；
[0016]圖9-圖15為本發明實施例提供的形成半導體器件柱狀凸點單體的過程示意圖；
[0017]圖16為本發明實施例提供的半導體器件柱狀凸點單體倒裝于再布線基板上的截面圖；
[0018]圖17為本發明實施例提供的樹脂填充后的截面圖；
[0019]圖18為本發明實施例提供的半導體器件扇出封裝結構的單體的結構示意圖；
[0020]圖19為本發明另一實施例提供半導體器件扇出封裝結構的單體的結構示意圖。
【具體實施方式】
[0021]下面結合附圖和實施例對本申請作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋相關發明，而非對該發明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與發明相關的部分。
[0022]需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結合實施例來詳細說明本申請。
[0023]請參考圖18，本發明的一實施例提供了一種半導體器件扇出封裝結構，包括半導體器件柱狀凸點單體，還包括:再布線基板，再布線基板包括:聚合層，聚合層具有多個第一開口，在聚合層的表面和第一開口內設有再布線金屬板，在再布線金屬板上設有焊料凸點；半導體器件柱狀凸點單體通過第二金屬柱與焊料凸點相連接。
[0024]進一步地，再布線金屬板包括設置在第一開口內的金屬端部和設置在聚合層表面的金屬再布線層;再布線金屬板的厚度根據半導體器件柱狀凸點單體中的芯片所需的電流而匹配。
[0025]進一步地，兩兩再布線金屬板臨近端面的間隔為7um，再布線金屬板的厚度為3-15um。通過進一步縮小兩兩再布線金屬板之間的間隔，對應的半導體器件上用于外接的電極之間的節距可進一步縮小，在保證半導體器件的電性能的同時，進一步提高半導體器件的封裝精度;根據半導體器件中芯片所需的電流，設定再布線金屬板的厚度，再布線金屬板的厚度優選控制為3_15um0
[0026]具體的，聚合層602，聚合層具有多個第一開口，在第一開口內設有金屬端部，在聚合層的表面設有金屬再布線層，在金屬再布線層上設有焊料凸點605，參照圖7，再布線金屬板604包括金屬端部604a和金屬再布線層604b;半導體器件柱狀凸點單體通過第二金屬柱503與焊料凸點605相連接。
[0027]進一步地，半導體器件柱狀凸點單體包括:芯片101，芯片上設有電極102;在芯片設置有電極的一面設有鈍化層103，鈍化層露出電極的局部表面;在鈍化層的表面設有絕緣中空柱狀件205;在絕緣中空柱狀件的表面設有金屬層301;在金屬層的表面設有第一金屬柱502，第一金屬柱的表面設有第二金屬柱503。
[0028]本發明在半導體器件電極上形成絕緣中空柱狀件，在絕緣中空柱狀件中形成的第一金屬柱很好的緩解了對凸點結構和半導體芯片結合點處的應力，解決由于熱膨脹不均勻容易引起電極斷裂，導致半導體器件失效的問題。同時第一金屬柱上的第二金屬柱的外周環狀部分通過接觸絕緣中空柱狀件再接觸半導體芯片，有效的緩解了柱狀凸點對半導體芯片的壓力。緣中空柱狀件的材質選用聚酰亞胺(PI)、聚苯并噁唑(PBO)或苯并環丁烯(BCB)。
[0029]進一步地，芯片上設置的電極102為兩個，每個電極102上均設有絕緣中空柱狀件205，兩個絕緣中空柱狀件205相互分離。
[0030]本發明半導體芯片表面的絕緣中空柱狀件是相互分離的，避免了在半導體器件柱狀凸點結構制造工藝中造成的凸點與凸點之間的漏電流。
[0031]進一步地，絕緣中空柱狀件的高度為5-20um;絕緣中空柱狀件的內徑比鈍化層在電極上的開口小8-20um;絕緣中空柱狀件的外徑比電極的外徑大8-200umo
[0032]進一步地，金屬層包括鈦金屬層和銅金屬層，銅金屬層設置在鈦金屬層的表面;銅金屬的表面層疊設有第一金屬柱和第二金屬柱，第二金屬柱設置在第一金屬柱的表面。
[0033]本發明鈦金屬層起粘附作用，銅金屬層起電導作用，鈦金屬層和銅金屬層堆疊在一起。
[0034]優選的，第一金屬柱的高度為4.5-19.5um，第二金屬柱的高度為35-115um0
[0035]使用上述絕緣中空柱狀件的結構及第一金屬柱、第二金屬柱的大小及高度，防止半導體器件失效，緩解了凸點對芯片的壓力，凸點和芯片結合處不容易產生裂紋。
[0036]形成上述實施例的半導體器件扇出封裝結構的制作方法，包括:制作半導體器件柱狀凸點單體及再布線基板;將所述半導體器件柱狀凸點單體倒裝于所述再布線基板上；以及回流實施樹脂填充;其中，如圖2所示，制作再布線基板包括如下步驟:
[0037]SlOl:在載板表面形成聚合層，在聚合層上形成多個第一開口 ；
[0038]S102:在聚合層的正面涂上感光膜，對感光膜進行曝光顯影形成圖案；
[0039]S103:采用電鍍方法在聚合層的表面以及第一開口內形成再布線金屬板，再布線金屬板的厚度根據半導體器件柱狀凸點單體中的芯片所需的電流而匹配；
[0040]S104:在再布線金屬板上形成焊料凸點。
[0041 ]參見圖5，實施步驟SlOl，在載板601表面形成聚合層，在聚合層602上形成多個第一開口 602a;其中，聚合層為一層聚合物，載板可優選為一層保護膜，可以通過圖像轉移和干法蝕刻的工藝在聚合層上形成多個第一開口