具有阻擋介質層的電容器及其形成方法
【技術領域】
[0001]本發明一般地涉及電容器，并且在特定實施例中涉及具有阻擋介質層的電容器及其形成方法。
【背景技術】
[0002]半導體器件使用在各種各樣的電子和其它應用中。半導體器件尤其包括集成電路或分立器件，其通過在半導體層之上沉積一個或多個類型的材料薄膜并且圖案化材料薄膜以形成集成電路而形成在半導體晶片上。
[0003]在半導體器件技術中存在將許多不同功能集成在單個芯片上的需求，例如將模擬和數字電路制造在相同管芯上。在這樣的應用中，大的電容器大范圍地用于存儲電荷。它們在尺寸上相當大，取決于電容而有數百微米寬，這比晶體管或存儲器單元大得多。結果，這樣的大電容器占據寶貴的硅區域從而增加產品成本。這樣的大電容器典型地用作用于微處理器單元(MPU)的去耦電容器、高頻電路中的RF電容器以及混合信號產品中的濾波器和模擬電容器。
[0004]因此，在本領域中所需要的是形成具有增加的功能性、良好的可靠性但是沒有芯片面積的顯著利用的半導體芯片的成本高效的方式。
【發明內容】
[0005]依照本發明的實施例，一種器件包括布置在第一絕緣層中的第一金屬特征。第二金屬特征布置在第二絕緣層中并且通過布置在第一與第二絕緣層之間的第一蝕刻停止襯墊(liner)的部分而與第一金屬特征分離。第二金屬特征通過第一蝕刻停止襯墊電容親合到第一金屬特征。
[0006]依照本發明的另一實施例，一種形成器件的方法包括在襯底之上的第一絕緣層中形成第一金屬特征以及在第二絕緣層中形成第二金屬特征。第二金屬特征通過第一與第二絕緣層之間的第一蝕刻停止襯墊的部分而與第一金屬特征分離。第二金屬特征通過第一蝕刻停止襯墊電容耦合到第一金屬特征。
[0007]依照本發明的另一實施例，一種形成電容器的方法包括在襯底之上形成第一絕緣層，在第一絕緣層中形成第一金屬特征，以及在第一絕緣層之上形成蝕刻停止襯墊。方法還包括在蝕刻停止襯墊之上形成第二絕緣層以及在第二絕緣層中形成第二金屬特征。第二金屬特征通過蝕刻停止襯墊與第一金屬特征分離。
【附圖說明】
[0008]為了更加完整地理解本發明及其優點，現在對結合附圖考慮的以下描述做出參考，其中:
圖1A和IB圖示了依照本發明的實施例的芯片的放大視圖，其中圖1A圖示了橫截面視圖并且圖1B圖不了頂視圖； 圖2A-2H圖示了依照本發明的實施例的在制作的各個階段期間的半導體器件；
圖3A和3B圖示了依照本發明的可替換實施例的在處理的各個階段期間的半導體器件的橫截面視圖；
圖4A和4B圖示了形成電容器的另外的實施例，其中電容器包括除蝕刻停止襯墊之外的附加介質層；
圖5A和5B圖示了浮動式電容結構的可替換實施例，其中圖5A包括具有浮動節點的電容器，并且其中圖5B包括浮柵晶體管；以及
圖6圖示了依照可替換實施例的電容器結構。
【具體實施方式】
[0009]將在具體上下文(即用于形成高密度電容器的結構和方法)中關于各種實施例來描述本發明。在各種實施例中，本發明可以使用在數個半導體組件中。這樣的組件的示例包括片上系統(SoC )、微處理器單元(MPU )、高頻電路和混合信號產品。
[0010]諸如金屬-絕緣體-金屬(ΜΠΟ電容器之類的大電容器是平面電容器并且典型地包括夾在平行于半導體晶片表面的電容器介質周圍的兩個金屬板。電容器通過掩蔽和圖案化步驟形成。例如，頂部電容器金屬板通過導電材料的平面沉積以及光刻圖案化和使用反應離子蝕刻(RIE)過程蝕刻導電材料來形成。
[0011]將首先使用圖1來描述本發明的結構實施例。將使用圖2-4來描述制作方法的實施例。然后將使用圖5和6來描述各種結構實施例。
[0012]在圖1A和IB中圖示本發明的實施例。圖1A圖示了依照本發明的實施例的芯片的放大橫截面視圖。圖1B圖示了依照本發明的實施例的芯片的放大頂視圖。
[0013]半導體芯片10 (未按比例示出)包含布置在其內部的有源電路。有源電路可以形成在襯底110中和/或襯底110之上并且包括有源器件區105并且包括必要的晶體管、電阻器、電容器、電感器或用于形成集成電路的其它組件。例如，包括晶體管(例如CMOS晶體管)的有源區域可以通過隔離區(例如淺溝槽隔離)與彼此分離。在各種實施例中，半導體芯片10可以形成在硅襯底110上。可替換地，在其它實施例中，半導體芯片10可以已經形成在碳化硅(SiC)上。在一個實施例中，半導體芯片10可以已經至少部分地形成在氮化鎵(GaN)上。在可替換的實施例中，襯底110可以包括諸如SOI之類的絕緣體襯底上的半導體以及諸如GaAs、InP、InSb、SbInP和其它之類的化合物半導體。襯底110可以包括包含異質外延或同質外延層之類的外延層。襯底110的一些示例是體單晶硅襯底(或其上生成的層或者否則形成在其中的層)、(100)硅晶片上的(110)硅層、絕緣體上硅(SOI)晶片層或絕緣體上鍺(GeOI)晶片層。在其它實施例中，諸如鍺硅、鍺、砷化鎵、砷化銦、砷化銦鎵、銻化銦或其它之類的其它半導體可以用作襯底110。
[0014]接下來，在有源器件區之上形成金屬化物以電氣接觸和互連有源器件。金屬化物和有源器件區一起形成完整的功能集成電路。換目之，芯片10的電氣功能可以由互連的有源電路執行。在邏輯器件中，金屬化物可以包括許多(例如九或更多)層的銅或者可替換的其它金屬。在諸如DRAM之類的存儲器器件中，金屬層級的數目可以更少并且可以是鋁。
[0015]圖1A中的圖示示出兩個金屬層級的金屬化物，其包括接觸層級(CL)(大部分包含W塞)、第一金屬層級M1、過孔層級Vl和第二金屬層級M2。參照圖1A，第一絕緣層131布置在襯底110之上。第一絕緣層131在一個或多個實施例中可以包括蝕刻停止層。
[0016]第一絕緣層131包括諸如四乙基氧基硅烷(TEOS)或氟化TEOS (FTEOS)之類的S12，但是在各種實施例中可以包括典型地使用在半導體中以制造用于層級間介質(ILD)層的絕緣材料，作為示例，諸如摻雜玻璃(BPSG，PSG, BSG)、有機硅酸鹽玻璃(0SG)、碳摻雜氧化物(⑶0)、氟化硅酸鹽玻璃(FSG)、旋涂玻璃(SOG)或低妨P低#6緣材料，例如具有大約4或更低的介電常數，諸如SiLK或多孔SiCOH，或介質擴散阻擋層或蝕刻停止層，諸如氮化硅(SiN)、氮氧化硅(S1N)、碳化硅(SiC)或碳氮化硅(SiCN)，例如具有大約4的介電常數，或者其組合或其多個層，盡管可替換地，第一絕緣層131可以包括其它材料。作為示例，第一絕緣層131還可以包括致密SiCOH或具有大約3或更低的對I的多孔介質。第一絕緣層131還可以包括例如具有大約2.3或更低的々值的超低k (ULK)材料。第一絕緣層131可以包括例如大約500nm或更小的厚度，盡管可替換地，第一絕緣層131可以包括其它尺寸。在銅BEOL的情況下銅線可以由包含諸如WxCoyPz之類的選擇性生長金屬的鎢加蓋。
[0017]第一蝕刻停止襯墊121布置在第一絕緣層131之上并且第二絕緣層布置在第一蝕刻停止襯墊121之上。第一金屬層級Ml形成在第二絕緣層132內，每一個金屬線包括第一金屬襯墊141、第二金屬襯墊142和其中的第一填充金屬143。
[0018]在一個實施例中，第一過孔層級Vl和第二金屬層級M2可以形成在第三絕緣層133內作為包括第一導電襯墊151、第二導電襯墊152和其中的第二填充金屬153的單個結構。
[0019]在由金屬線構建的常規橫向電容器中，最大電容受用于相鄰金屬線之間的最小間距(最小距離)的設計規則限制。類似地，對于金屬線之間的垂直電容器，最大電容受用于這些金屬線之間的距離的設計規則限制。
[0020]本發明的實施例通過形成通過公共第二蝕刻停止襯墊122分離的垂直電容器102來克服這些問題。第二蝕刻停止襯墊122還可以是用于防止后續金屬層擴散的阻擋層。第一和第二蝕刻停止襯墊121和122在各種實施例中可以包括相同的材料組成。然而，在一些實施例中，第一和第二蝕刻停止襯墊121和122可以是不同的材料，例如當第一絕緣層131和第三絕緣層133的組成明顯不同時。
[0021]如圖1A中所圖示的，第二金屬線層級M2和第一過孔層級Vl布置在第三絕緣層133中。盡管第三絕緣層133可以包括如以上所描述的ILD材料，但是第三絕緣層133通過第二蝕刻停止襯墊122與第二絕緣層132分離。在各種實施例中，第二蝕刻停止襯墊122的部分