三維存儲器及其制造方法
【技術領域】
[0001]本發明是關于存儲器及其制造方法，特別是關于三維存儲器及其制造方法。
【背景技術】
[0002]典型的薄膜晶體管可通過提供空穴來提高通道電位而進行擦除。在傳統的平面結構中，基板可扮演提供空穴的角色。相對于此，在三維結構(例如三維反及閃存)中，薄膜晶體管可能未直接接觸基板，因此不容易自基板得到空穴。提供空穴至這類薄膜晶體管的一種方法是通過柵極引發漏極泄漏(gate-1nduced drain leakage，GIDL)來產生空穴。然而，此種方法容易受到局部電場的影響，并需要較長的時間來提供足量的空穴。此外，GIDL應力可能損壞柵極氧化物，并惡化可靠度。另一種方法是使用P型源極來取代η型源極。然而，在讀取使用P型源極的薄膜晶體管時，會發生壓降(voltage drop)。
【發明內容】
[0003]在本說明書中，提供能解決上述問題的新式結構。在本說明書中，亦提供其制造方法。
[0004]根據一實施例，提供一種三維存儲器。此種三維存儲器包括一薄膜晶體管。此一薄膜晶體管具有分開設置的一源極區及一漏極區。源極區包括一第一源極區及一第二源極區，第二源極區設置于第一源極區與漏極區之間。第一源極區為P型摻雜，第二源極區為η型摻雜，漏極區為η型摻雜。
[0005]根據另一實施例，提供一種三維存儲器的制造方法。此種方法包括下列步驟。首先，在一基板上形成由交替層疊的多個導電層及多個絕緣層構成的一疊層。形成三維存儲器的一薄膜晶體管的一源極區。此一步驟包括:形成穿過疊層的一穿孔；在穿孔的側壁上形成一 η型摻雜層；以及填充一 P型摻雜材料至穿孔中η型摻雜層上。形成薄膜晶體管的與所述源極區彼此分開的一漏極區。此一步驟包括:形成分別連接至疊層的導電層的一系列穿孔；以及填充一η型摻雜材料至此系列穿孔中。
[0006]為了對本發明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下:
【附圖說明】
[0007]圖1A-圖1C繪示根據一實施例的三維存儲器的一部分。
[0008]圖2Α-圖2Β顯示根據一實施例的范例及比較例的特性。
[0009]圖3顯示根據一實施例的范例及比較例的特性。
[0010]圖4Α-圖1lB繪示根據一實施例的三維存儲器的制造方法。
[0011]【符號說明】
[0012]102:薄膜晶體管
[0013]104:源極區
[0014]106:漏極區
[0015]108:第一源極區
[0016]110:第二源極區
[0017]112:位線
[0018]114:字線
[0019]116:漏極觸點
[0020]118A:源極觸點
[0021]118B:源極觸點
[0022]202:基板
[0023]204:埋層
[0024]206:導電層
[0025]208:絕緣層
[0026]210:疊層
[0027]212:穿孔
[0028]214:n型摻雜層
[0029]216:p型摻雜材料
[0030]218:穿孔
[0031]220:絕緣層
[0032]222:n型摻雜材料
[0033]224:位線
[0034]226:溝槽
[0035]228:氧化物-氮化物-氧化物結構
[0036]230:導電材料
[0037]232:字線
[0038]236:源極觸點
[0039]238:漏極觸點
[0040]D:漏極區
[0041]L1:第一源極區的長度
[0042]L2:第二源極區的長度
[0043]Lt:源極區的總長度
[0044]S:源極區
【具體實施方式】
[0045]請參照圖1A-圖1C，其繪示根據一實施例的三維存儲器的一部分，其中圖1B及圖1C為圖1A中的A部分的放大圖。此一三維存儲器包括一薄膜晶體管102。為易于敘述及制圖，圖式中的三維存儲器是繪制成三維反及閃存(3D NAND flash memory)，且薄膜晶體管102可用于一存儲單元，作為存儲單元晶體管。然而，本發明可適用于其他種包括薄膜晶體管的三維存儲器及其他用途的薄膜晶體管。
[0046]薄膜晶體管102具有分開設置的一源極區104及一漏極區106。源極區104包括一第一源極區108及一第二源極區110，第二源極區110設置于第一源極區108與漏極區106之間。第一源極區108的長度為L1，第二源極區110的長度為L2，源極區104的總長度為Lt。在一范例中，Lt等于0.3微米。第一源極區108為P型摻雜，第二源極區110為η型摻雜，漏極區106為η型摻雜。
[0047]由于源極區104包括P型第一源極區108，因此提供了一個穩定且快速的空穴來源。不像只使用P型源極的例子，源極區104也包括η型第二源極區110。因此，在讀取根據實施例的薄膜晶體管102時，不會發生壓降。此外，也能避免透過使用GIDL所產生的空穴所帶來的缺點，例如不穩定、耗時、結構損壞等等。
[0048]三維存儲器還可包括一源極觸點及一漏極觸點116。在一實施例中，如圖1B所示，源極觸點118Α同時連接第一源極區108及第二源極區110。在另一實施例中，如圖1C所示，源極觸點118Β只連接第一源極區108，不連接第二源極區110。在這二個實施例中，第二源極區110的長度L2可等于或小于0.02微米。漏極觸點116連接漏極區106。
[0049]三維存儲器還可包括一基板(如圖4Β所示)、一位線112及一字線114，位線112設置在基板上，字線114設置在基板上并正交于位線112。源極區104及漏極區106可沿著位線112設置，且未直接接觸基板。
[0050]圖2Α-圖2Β顯示根據一實施例的范例及其比較例在讀取根據范例及比較例的薄膜晶體管時的特性。在示于圖2Α的范例中，源極觸點118Α同時連接P型的第一源極區108及η型的第二源極區110。在示于圖2Β的比較例中，源極觸點118Β只連接