嵌入式鍺硅的制備方法
【技術領域】
[0001] 本發明涉及嵌入式鍺硅源漏技術，尤其涉及一種嵌入式鍺硅的制備方法。
【背景技術】
[0002] 在65納米及65納米以下半導體制造工藝中，嵌入式SiGe源漏技術（Embedding SiGe)得到廣泛關注。嵌入式SiGe源漏技術主要通過在溝道中產生單軸壓應力來提高 PM0SFET的空穴遷移率，從而提高電流驅動能力。嵌入式SiGe源漏技術的原理大致如下： 在硅（Si)襯底上刻蝕凹槽，選擇性地在凹槽內外延生長SiGe層，因 SiGe的晶格常數與Si 不匹配，在垂直溝道的方向上，Si晶格受到拉伸產生張應力；在沿溝道的方向上，Si晶格受 到壓縮產生壓應力，從而提高了空穴遷移率。此外，由于SiGe具有較小的電阻率，可提高電 流驅動能力。
[0003] 在嵌入式SiGe源漏技術中，SiGe內的Ge含量是影響較大的因素之一，這是因為 SiGe薄膜中的應變能（或者應力）隨著層厚的增加而增加，當薄膜的厚度超過某一臨界厚 度h。時，SiGe將不能形成很好的單晶結構，在生長過程中就會發生弛豫，薄膜中積累的應變 能會引起晶面滑移，使界面原子排列錯開，應變能急劇釋放，以失配位錯或者表面起伏的形 式釋放出來，從而在薄膜中產生大量缺陷。
[0004] 臨界厚度h。與SiGe薄膜的生長條件相關，而SiGe薄膜中的Ge濃度是對薄膜生 長條件影響最大的因素之一。Ge含量越大，SiGe薄膜的臨界厚度越小。此外，晶體表面生 長時，會受到表面能和應變能的共同作用。晶體表面能使得表面更加平整，而應變能則使表 面更加粗糙。在生成應變SiGe薄膜時，由于薄膜內急劇應變，薄膜表面生長受到應變能作 用，往往生成島狀的粗糙表面。因此，在生長應變SiGe材料時，既要合理控制Ge的濃度，設 計薄膜生長厚度，又要嚴格控制生長條件，減少島狀生長，提高器件材料的生長質量。
[0005] 在硅襯底上的凹槽形成后，常用的嵌入式鍺硅的制備方法主要包括以下步驟：
[0006] 1.外延前清洗（Pre-clean);
[0007] 2. HCl 腔體原位（in-situ)腐蝕；
[0008] 3.外延生長前的H2烘烤（>700°C );
[0009] 4. SiGe 沉積（~60(TC )。
[0010] 但是，上述方法生成的嵌入式鍺硅的膜層質量較差，往往包含較多的位錯缺陷，可 能會影響PMOS晶體管的性能。
【發明內容】
[0011] 本發明要解決的技術問題是提供一種嵌入式鍺硅的制備方法，能夠得到低缺陷和 粗糙度良好的硅襯底表面，從而能夠形成低位錯缺陷的嵌入式SiGe。
[0012] 為解決上述技術問題，本發明提供了一種嵌入式鍺硅的制備方法，包括：
[0013] 提供硅襯底，該襯底上形成有PMOS晶體管的柵極結構，所述柵極結構兩側的硅襯 底內形成有凹槽；
[0014] 使用原子層沉積在所述凹槽內形成硅籽晶層；
[0015] 使用原子層沉積形成SiGe薄膜，該SiGe薄膜覆蓋所述娃籽晶層；
[0016] 在所述凹槽內沉積SiGe層，所述SiGe層位于該SiGe薄膜上并填滿所述凹槽。
[0017] 根據本發明的一個實施例，所述硅籽晶層的厚度為20A~200A.
[0018] 根據本發明的一個實施例，所述SiGe薄膜的厚度為20A~300A
[0019] 根據本發明的一個實施例，在使用原子層沉積形成所述硅籽晶層之后，使用原子 層沉積形成所述SiGe薄膜之前，該方法還包括：采用選擇性刻蝕去除原子層沉積時形成在 所述凹槽以外的非晶硅。
[0020] 根據本發明的一個實施例，在使用原子層沉積形成所述SiGe薄膜之后，沉積所述 SiGe層之前，該方法還包括：采用選擇性刻蝕去除原子層沉積時形成在所述凹槽以外的非 晶錯石圭。
[0021 ] 根據本發明的一個實施例，所述選擇性刻蝕使用的反應物為HCl。
[0022] 根據本發明的一個實施例，采用SiH4或Si2H6在H 2氣氛下使用原子層沉積形成所 述石圭籽晶層。
[0023] 根據本發明的一個實施例，米用原子層沉積形成所述娃籽晶層時的反應溫度為 550°C ~700°C。
[0024] 根據本發明的一個實施例，采用含Si的前體氣體和含Ge的前體氣體在H2氣氛下 使用原子層沉積形成所述SiGe薄膜，其中，所述含Si的前體氣體為SiH 4或Si2H6或SiH2Cl2, 所述含Ge的前體氣體為GeH 4。
[0025] 根據本發明的一個實施例，采用原子層沉積形成所述SiGe薄膜時的反應溫度為 550°C ~650°C。
[0026] 根據本發明的一個實施例，在使用原子層沉積形成所述硅籽晶層之前，該方法還 包括：對所述凹槽的表面進行腐蝕。
[0027] 根據本發明的一個實施例，采用HCl、Cl2、或者HCl和Cl2的混合氣體對所述凹槽 的表面進行腐蝕。
[0028] 根據本發明的一個實施例，對所述凹槽的表面進行腐蝕之后，在使用原子層沉積 形成所述硅籽晶層之前，該方法還包括：在吸氧氣氛中對所述硅襯底進行烘烤，以移除所述 凹槽表面的氧元素。
[0029] 根據本發明的一個實施例，所述吸氧氣氛為H2氣氛或D2氣氛。
[0030] 與現有技術相比，本發明具有以下優點：
[0031] 本發明實施例的嵌入式鍺硅的制備方法中，在沉積SiGe層之前，首先使用原子層 沉積（ALD)在凹槽內生成硅籽晶層（seed layer)，之后再使用原子層沉積生成覆蓋硅籽晶 層的SiGe薄膜，接下來再在凹槽中沉積SiGe層，原子層沉積得到的硅籽晶層和SiGe薄膜 可以使得凹槽內具有低缺陷、粗糙度良好的硅表面和SiGe表面，有利于形成低位錯缺陷的 嵌入式SiGe。
【附圖說明】
[0032] 圖1是根據本發明的嵌入式鍺硅的制備方法的實施例的流程示意圖；
[0033] 圖2至圖6是根據本發明的嵌入式鍺硅的制備方法的實施例中各個步驟對應的剖 面結構示意圖；
[0034] 圖7是根據本發明的嵌入式鍺硅的制備方法的實施例中硅籽晶層的成膜工藝示 意圖；
[0035] 圖8是根據本發明的嵌入式鍺硅的制備方法的實施例中SiGe薄膜的成膜工藝示 意圖。
【具體實施方式】
[0036] 下面結合具體實施例和附圖對本發明作進一步說明，但不應以此限制本發明的保 護范圍。
[0037] 參考圖1，本實施例的嵌入式鍺硅的制備方法包括如下步驟：
[0038] 步驟S11，提供硅襯底，該襯底上形成有PMOS晶體管的柵極結構，所述柵極結構兩 側的硅襯底內形成有凹槽；
[0039] 步驟S12，使用原子層沉積在所述凹槽內形成硅籽晶層；
[0040] 步驟S13,使用原子層沉積形成SiGe薄膜，該SiGe薄膜覆蓋所述娃籽晶層；
[0041] 步驟S14,在所述凹槽內沉積SiGe層，所述SiGe層位于該SiGe薄膜上并填滿所述 凹槽。
[0042] 下面結合圖2至圖6對該方法進行詳細說明。
[0043] 首先參考圖2,提供硅襯底10,該硅襯底10可以包括NMOS晶體管區域和PMOS晶 體管區域。該硅襯底10內可以形成有隔離結構11。在NMOS晶體管區域和PMOS晶體管區 域內的硅襯底10的表面上，分別形成有NMOS晶體管和PMOS晶體管的柵極結構13。柵極結 構13可以包括柵介質層、柵電極、側墻以及帽層等常規結構。
[0044] 在PMOS晶體管區域內，PMOS晶體管的柵極結構13兩側的硅襯底10內形成有凹 槽14。該凹槽14的形成方法可以是干法刻蝕。進一步而言，可以在NMOS晶體管區域上形 成有光阻（或者稱為光刻膠）層12 ;以光阻層12為掩膜，對PMOS晶體管的柵極結構13兩 側的硅襯底10進行干法刻蝕，以形成凹槽14。
[0045] 參考圖2和圖3,將光阻層12去除。例如，可以使用酸槽將用于掩膜的光阻層12 去除。
[0046] 之后，對凹槽14的表面進行清洗，以使得凹槽14具有清潔的表面。
[0047] 之后，可以對凹槽14的表面進行腐蝕，移除凹槽14表面的一小部分硅材料。在干 法刻蝕中，凹槽14內的硅襯底10受到沖擊，往往會具有較多