基于InAs材料的鐵電隧穿場效應晶體管及其制備方法
【技術領域】
[0001]本發明屬于電子技術領域，更進一步涉及微電子器件技術領域中的一種基于InAs材料的鐵電隧穿場效應晶體管及其制備方法。本發明可用于高性能、低功耗大規模集成電路。
【背景技術】
[0002]隨著集成電路的發展，芯片特征尺寸不斷縮小，單個芯片上集成度隨之提高，由此帶來的功耗問題也愈發嚴重。據ITRS數據顯示，特征尺寸縮小到32nm節點時，功耗會是預計趨勢的8倍，即隨著特征尺寸的逐步縮小，傳統MOS器件就功耗方面將不能滿足性能需求。除此之外，MOSFET尺寸的減小面臨室溫下亞閾擺幅最小為60mv/decade的限制。隧穿場效應晶體管(TFET，Tunneling Field-Effect Transistor)采用帶帶隧穿(BTBT)的導通機制，通過柵電極來調制源極與溝道界面處隧穿結的勢皇寬度，進而形成隧穿電流，從而突破傳統MOSFET亞閾值斜率理論極限中熱電勢kT/q的限制，亞閾擺幅可以低于60mV/dec，具有相當廣闊的應用前景。
[0003]華為技術有限公司在其擁有的專利技術“隧穿場效應晶體管及隧穿場效應晶體管的制備方法”(申請號:201410336815.7，公開號:104134695A)中公開了一種隧穿場效應晶體管，其包括:第一摻雜類型襯底;溝道，凸出設置于所述第一摻雜類型襯底中部;源區，設置于所述第一摻雜類型襯底上，且圍繞所述溝道設置;外延層，設置于所述源區上，圍繞所述溝道設置;柵介質層，設置于所述外延層上，且圍繞所述溝道設置;柵極區，圍繞設置于所述柵介質層上；以及漏區，設置在所述溝道遠離所述襯底的端部。該專利技術實現了較高的驅動電流，陡直的亞閾值擺幅，較小的泄漏電流以及較高的芯片集成密度。但是其隧穿場效應晶體管沒有實現晶體管外部工作電壓的減小，導致晶體管功耗無法降低。
[0004]北京大學在其擁有的專利技術“一種隧穿場效應晶體管及制備方法”(申請號:201510173189.9，公開號:104810405A)中公開了一種隧穿場效應晶體管及制備方法，屬于CMOS超大規模集成電路(VLSI)中場效應晶體管邏輯器件領域。該隧穿場效應晶體管的隧穿源區及溝道區沿器件垂直方向為異質結構，其中上層采用具有較寬禁帶寬度半導體材料，中間層為具有較窄禁帶寬度半導體材料，下層為較寬禁帶寬度半導體襯底。該專利技術可以有效抑制器件轉移特性中亞閾斜率退化現象，同時顯著降低隧穿場效應晶體管的平均亞閾斜率，并保持了較陡直的最小亞閾斜率。但是其隧穿場效應晶體管無法獲得較高的導通電流，在實際運用中驅動電流較小，不能滿足高性能大規模集成電路的應用要求。
【發明內容】
[0005]本發明的目的在于針對上述隧穿場效應晶體管導通電流小、亞閾擺幅無法降低、開關速度慢的缺點，提供一種基于InAs材料的鐵電遂穿場效應晶體管。該晶體管能夠在不增大外部工作電壓的同時提高內部柵壓，有效抑制了亞閾值斜率退化，使亞閾擺幅遠低于60mV/dec。同時，還增大了該晶體管的導通電流，使其在實際運用中具有較大的驅動電流。
[0006]為了實現上述目的，本發明的具體思路是:根據材料特征研究表明，m-v材料具有較高的電子迀移率，其中InAs材料作為m-V材料中的一員，其電子迀移率比Si材料的電子迀移率高一個數量級，采用InAs材料作為鐵電場效應晶體管的溝道材料，在進一步提高晶體管導通電流的同時降低亞閾擺幅，從而提高晶體管的開關速度，并且降低其功耗。
[0007]本發明基于InAs材料的鐵電隧穿場效應晶體管包括:包括:襯底、源極、溝道、漏極、絕緣電介質薄膜、內部柵電極、鐵電柵介質層、柵電極;源極、溝道和漏極，在襯底上依次由下至上豎直分布，在源極與溝道之間形成隧穿結;絕緣電介質薄膜、內部柵電極、鐵電柵介質層及柵電極由內而外環繞覆蓋在溝道的四周。源極、溝道采用InAs材料，漏極采用In0.53Ga0.47As材料或InAs材料材料。
[0008]本發明基于InAs材料的鐵電隧穿場效應晶體管的制備方法，包括如下步驟:
[0009](D制備源極:
[0010]利用低溫固源分子束外延工藝，在襯底(I)上以固體In和As作為蒸發源，在200°C的條件下外延生長一層InAs層，采用離子注入工藝對生成的InAs層進行Te離子注入，形成N+型源極區，在400°C條件下對N+型源極區熱退火5min，進行激活處理，得到源極(2);
[0011](2)制備溝道:
[0012]利用低溫固源分子束外延工藝，在源極(2)上以固體In和As作為蒸發源，在200°C的條件下外延生長一層InAs層，采用離子注入工藝對生成的InAs層進行Te離子注入，形成N—型溝道，在400°(:條件下對N—型溝道熱退火5min，進行激活處理，得到溝道(3);
[0013](3)制備漏極:
[0014]利用低溫固源分子束外延工藝，在溝道(2)上以固體In和As作為蒸發源，在200°C的條件下外延生長一層In0.53Ga0.47As，采用離子注入工藝對生成的In0.53Ga0.47As進行Si離子注入，形成P+型漏極區，在400°C條件下對P+型漏極區熱退火5min，進行激活處理，得到漏極⑷；
[0015](4)淀積 Hf O2 層:
[0016]利用原子層淀積工藝，在步驟(2)生成的溝道(3)四周淀積HfO2,形成絕緣電介質薄膜(5);
[0017](5)淀積內部柵電極:
[0018]利用磁控濺射工藝，在絕緣電介質薄膜(5)四周淀積TiN，形成內部柵電極(6);
[0019](6)淀積PVDF鐵電層:
[0020]利用旋涂工藝，在生成的內部柵電極(6)四周淀積一層PVDF鐵電材料，形成鐵電柵介質層(7);
[0021](7)淀積柵電極:
[0022]利用磁控濺射工藝，在鐵電柵介質層(7)上淀積TiN，形成柵電極(8)，完成晶體管的制作。
[0023]與現有的技術相比，本發明具有如下優點:
[0024]第一，由于本發明在鐵電隧穿場效應晶體管中引入了m-v族材料作為溝道材料，m-v族材料電子迀移率較高，提高了電子隧穿效率，從而增大了晶體管導通電流。克服了現有隧穿場效應晶體管導通電流較小的缺點，因而使得本發明基于InAs材料的鐵電隧穿場效應晶體管具有更高的導通電流，減小了器件的延遲，在高性能大規模集成電路領域中具有廣泛的應用前景。
[0025]第二，由于本發明在傳統隧穿場效應晶體管中加入了鐵電材料，應用了鐵電材料的負電容效應，在不增加外部柵壓的同時增大了內部柵壓，結合電子迀移率更高的溝道材料，克服了現有技術中亞閾擺幅較大的缺點，因而使得本發明基于InAs材料的鐵電隧穿場效應晶體管在較低工作電壓的情況下，實現了更低的亞閾擺幅和更高的開關響應速度，對高靈敏度、低功耗開關器件的研究和制備提供了有力的理論依據。
【附圖說明】
[0026]圖1為本發明晶體管的剖面圖；
[0027]圖2為本發明制作方法的流程圖；
[0028]圖3為本發明制作方法步驟對應的結果圖。
【具體實施方式】
[0029]下面結合附圖對本發明做進一步的說明。
[0030]參照圖1，本發明基于InAs材料的鐵電隧穿場效應晶體管包括:襯底1、源極2、溝道
3、漏極4、絕緣電介質薄膜5、內部柵電極6、鐵電柵介質層7、柵電極8。所述源極2、溝道3和漏極4，在襯底I上依次由下至上豎直分布，在源極與溝道之間形成隧穿結。絕緣電介質薄膜5、內部柵電極6、鐵電柵介質層7及柵電極8由內而外環繞覆蓋在溝道3的四周。源極2、溝道3采用InAs材料，漏極4采用In0.53Ga0.47As材料或InAs材料。
[0031 ]參照圖2，本發明基于InAs材料的鐵電隧穿場效應晶體管的制備方法如下。
[0032]步驟1.制備源極。
[0033]利用低溫固源分子束外延工藝，在襯底上以固體In和As作為蒸發源，在200°C的條件下外延生長一層厚度為60nm的InAs層，在生成的InAs層中注入能量為20KeV、劑量為119Cnf3的Te離子，形成N+型源極區，在400°C條件下對N+型源極區熱退火5min，進行激活處理，得到源極。
[0034]步驟2.制備溝道。
[0035]利用低溫固源分子束外延工藝，在源極上以固體In和As作為蒸發源，在200°C的條件下外延生長一層厚度為60nm的InAs層，在生成的InAs層中注入能量為20KeV、劑量為115Cnf3的Te離子，形成N—型源極區，在400°C條件下對N+型源極區熱退火5min，進行激活處理，得到溝道。
[0036]步驟3.制備漏極。
[0037]利用低溫固源分子束外延工藝，在溝道上以固體In和As作為蒸發源，在200°C的條件下外延生長一層厚度為60nm的In0.53Ga0.47As，在生成的In0.53Ga0.47As層中注入能量為20KeV、劑量為119CnT3的Si離子，形成P+型漏極區，在400°C條件下對P+型漏極區熱退火5min，進行激活處理，得到漏極。
[0038]步驟4.淀積Hf O2層。
[0039]利用原子層淀積工藝，設置淀積溫度為280°C，在步驟2生成的溝道四周淀積厚度為8nm的Hf02，形成絕緣電介質薄膜。
[0040]步驟5.淀積內部柵電極。
[0041]利用磁控濺射工藝，設置濺射溫度為300°C，在絕緣電介質薄膜四周淀積厚度為50nm的TiN，形成內部柵電極。
[0042 ] 步驟6.淀積PVDF鐵電層。
[0043]利用旋涂工藝，在生成的內部柵電極四周淀積一層厚度為40nm的PVDF鐵電材料，形成鐵電柵介質層。
[0044]步驟7.淀積柵電極。
[0045]利用磁控濺射工藝，設置濺射溫度為300°C，在鐵電柵介質層上淀積厚度為SOnm的TiN，形成柵電極，完成晶體管的制作。
[0046]下面通過改變漏極材料，分別選取In0.53Ga0.47As和InAs這兩種材料，來形成同質結和異質結隧穿場效應晶體管的兩個實施例，對本發明的制備方法做進一步的描述。