集成電感結構的制作方法
【技術領域】
[0001]本發明是關于集成電感結構，尤其是關于提供高質量因素(quality faCtor)Q、大帶寬及良好對稱性的集成電感結構。
【背景技術】
[0002]芯片內電感(on-chip inductor)為一種集成電感結構,常以螺旋狀呈現。請參閱圖1，其是現有的非對稱式螺旋狀電感(asymmetric spiral inductor)。非對稱式螺旋狀電感100包含螺旋狀的金屬線段110 (淺灰色部分)，以及金屬線段120 (深灰色部分)。金屬線段110與金屬線段120在半導體結構中分屬不同的金屬層，圖1中以金屬線段110在上層且金屬線段120在下層為例。金屬線段110與金屬線段120通過連接結構130互相連接。連接結構130例如是半導體工藝中的導孔(via)結構。請參閱圖2，其系圖1的非對稱式螺旋狀電感100的結構剖面圖。最下層為基板210，其上為氧化層220。金屬線段120包含于氧化層220中，而金屬線段110則位于氧化層120的上方。連接結構130以導孔數組(via array)的形式在氧化層220的表面形成多個通孔，連接上層的金屬線段110及下層的金屬線段120。一般而言，金屬線段120利用位于氧化層220中的最上層的超厚金屬層(ultra thick metal, UTM)制作,其常見的材料為銅,而金屬線段110則利用位于氧化層220之上的重布線層(re-distribut1n layer, RDL)制作,其常見的材料為招銅合金。更詳細地，氧化層220為半導體制層的鈍化(passivat1n)程序中所形成的保護層，其材料通常為二氧化硅(Si02)或氮化硅(SiN3)。
[0003]金屬線段110卷繞成3層線圈。當需要增加非對稱式螺旋狀電感100的電感值時，通常會使其線圈數增加。線圈數的增加除了導致非對稱式螺旋狀電感100的面積增加之外，非對稱式螺旋狀電感100的寄生串聯電阻(parasitic series resistance)以及寄生電容(parasitic capacitance)亦會增加,如此將造成非對稱式螺旋狀電感100的自振頻率(self-resonant frequency)及質量因素Q下降。此外，金屬耗損(metal loss)以及基板耗損(substrate loss)也是影響質量因素Q的重要因素。金屬耗損是由于金屬本身的阻值所導致。基板耗損來源有兩種，一種是來自于當電感作用時，電感的金屬線圈以及基板之間產生一時變的電位移(electric displacement),此電位移在金屬線圈與基板之間產生一位移電流(displacement current),此位移電流穿透至低阻抗的基板內，形成能量的損耗。位移電流與電感線圈面積有關，面積越大，位移電流越大。另一種是來自于電感的時變電磁場穿透介電質，在基板上產生感應電流(magnetically induced eddy current),此感應電流與電感電流的方向相反，造成能量的損耗。
[0004]由于非對稱式螺旋狀電感在結構上不對稱，導致電感的中心抽頭(center tap)位置很難決定。再者，非對稱式螺旋狀電感的電感性中心點(inductive center)位置、電容性中心點(capacitive center)位置以及電阻性中心點(resistive center)位置不相同,造成非對稱式螺旋狀電感不適合作為差動電路里的被動組件。請參閱圖3，其系現有對稱式螺旋狀電感。對稱式螺旋狀電感300可以粗略地劃分為內部及外部。金屬線段310包含外部的左側部分以及整個內部，金屬線段330包含外部的右側部分。金屬線段310及金屬線段330兩者在結構上屬于同一金屬層(以深灰色表示)，且兩者之間以屬于另一金屬層(以淺灰色表示)的跨接金屬線段320連接。內部的中間部分連接中央抽頭340，中央抽頭340與金屬線段310及跨接金屬線段320位于不同層。金屬線段310與跨接金屬線段320之間、跨接金屬線段320與金屬線段330之間，以及金屬線段310與中央抽頭340之間分別以連接結構350、連接結構360及連接結構370連接，該些連接結構可以上述的導孔實施。對稱式螺旋狀電感300的優點在于對稱性佳，所以中央抽頭340的位置容易決定。中央抽頭340的端點342分別與金屬線段310的端點312及金屬線段330的端點332形成電感，理想上兩電感應具有相近似的電感值，但實際上從電流的導通路徑來分析，則得到不理想的結果。從端點332流向中央抽頭340的電流(如圖中的虛線所表示)依序流經外部的右側部分(即金屬線段330)、連接結構360、跨接金屬線段320、連接結構350以及內部的左側部分；反觀從端點312流向中央抽頭340的電流只流經外部的左側部分以及內部的右側部分。一般來說，不同層的金屬具有不同的阻值，且連接結構也會造成阻值的增加。因此實際上，對稱式螺旋狀電感300的兩個電感的電感值有不小的差異。當兩者應用于如圖4所示的壓控振蕩器(voltage controlled oscillator, VCO)的電感410及電感420時，不對稱的電感值將造成此差動(differential)電路有共模(common mode)現象的產生,影響電路的穩定度。
[0005]此外，當電感操作于低頻時，金屬線圈中的電流會呈現均勻分布，此時金屬耗損來自于金屬線圈的串聯電阻。當電感操作于高頻時，越靠近內部的金屬線圈產生越強的磁場。強烈的磁場在金屬線圈的內部感應出潤狀電流(eddy current),此潤狀電流造成電流不均勻分布，大部分的電流被推擠到金屬線圈的表面，此現象稱為集膚效應(skin effect)。在集膚效應的影響下，電流流過的金屬截面變小，因此將感受到較大的電阻，而造成質量因素Q下降。
【發明內容】
[0006]有鑒于先前技術之不足，本發明之一目的在于提供一種螺旋狀的集成電感結構，以提供高質量因素Q、大帶寬及良好對稱性之集成電感。
[0007]本發明揭露了一種集成電感結構，包含:一外部金屬線段；一內部金屬線段，位于該外部金屬線段所圍繞的區域中；至少一跨接金屬線段，用來連接該外部金屬線段與該內部金屬線段；以及至少一連接結構，用來連接該跨接金屬線段與該外部金屬線段或該內部金屬線段；其中，該外部金屬線段與該內部金屬線段在半導體結構上屬于不同之金屬層。
[0008]本發明另揭露了一種集成電感結構，包含:一外部金屬線段，包含一第一子金屬線段與一第二子金屬線段；一內部金屬線段，位于該外部金屬線段所圍繞的區域中，包含一第三子金屬線段與一第四子金屬線段；以及至少一連接結構，用來連接該外部金屬線段與該內部金屬線段；其中，該第一子金屬線段對應該第三子金屬線段，且兩者在半導體結構上屬于不同之金屬層，該第二子金屬線段對應該第四子金屬線段，且兩者在半導體結構上屬于不同之金屬層。
[0009]本發明另揭露了一種集成電感結構，包含:一第一螺旋狀電感；以及一第二螺旋狀電感，連接于該第一螺旋狀電感；其中，該第一螺旋狀電感或該第二螺旋狀電感的外部金屬線段與內部金屬線段中，相對應的子金屬線段在半導體結構上屬于不同的金屬層。
[0010]本發明的集成電感結構有助減少金屬線段之間的寄生電容以及金屬線段與基板之間的寄生電容，以提升集成電感之質量因素Q及帶寬。尤其當工藝愈先進、組件尺寸愈小時，愈能突顯本發明的功效。除此之外，本發明還提高了對稱式螺旋狀電感的對稱度，使本發明之對稱式螺旋狀電感更適合作為差動電路里的被動組件。
[0011]有關本發明的特征、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
【附圖說明】
[0012][圖1]為現有的非對稱式螺旋狀電感；
[0013][圖2]為圖1之非對稱式螺旋狀電感100的結構剖面圖；
[0014][圖3]為現有的對稱式螺旋狀電感；
[0015][圖4]為現有的壓控振蕩器的電路圖；
[0016][圖5]為本發明的對稱式螺旋狀電感之一實施例的示意圖；
[0017][圖6]為現有對稱式螺旋狀電感300的橫截面圖；
[0018][圖7]為本發明對稱式螺旋狀電感500的橫截面圖；
[0019][圖8]為圈數為2圈的對稱式螺旋狀電感結構當其內部金屬線段與外部金屬線段制作于相同或不同金屬層的質量因素Q與頻率的關系圖；
[0020][圖9]為本發明與現有的集成電感于28nm工藝且半徑r等于60μ m之質量因素Q與頻率之關系圖；
[0021 ][圖10]為本發明與現有的集成電感于28nm工藝且半徑r等于45 μ m之質量因素Q與頻率之關系圖；
[0022][圖11]為本發明與現有的集成電感于55nm工藝且半徑r等于45μ m之質量因素Q與頻率的關系圖；
[0023][圖12]為本發明的對稱式螺旋狀電感的另一實施例的示意圖；
[0024][圖13]為本發明利用不同金屬層制作集成電感之一實施例的結構圖；
[0025][圖14]為本發明利用不同金屬層制作集成電感的另一實施例的結構圖；
[0026][圖15]為本發明利用不同金屬層制作集成電感的另一實施例的結構圖；
[0027][圖16]為本發明的非對稱式螺旋狀電感的一實施例的示意圖；
[0028][圖17]為本發明的非對稱式螺旋狀電感的另一實施例的示意圖；
[0029][圖18]為本發明的相連接的非對稱式螺旋狀電感之一實施例的示意圖；
[0030][圖19]為本發明的相連接的