半導體裝置和用于半導體裝置的制造方法
【技術領域】
[0001] 本說明書公開了一種半導體裝置和用于半導體裝置的制造方法。
【背景技術】
[0002] 例如，日本專利申請公開號2012-235081 (JP2012-235081A)和日本專利申請公開 號2013-016623 (JP2013-016623A)公開了一種半導體裝置，其中電連接至第一半導體元件 的第一電極的第一導電構件和電連接至第二半導體元件的第二電極的第二導電構件通過 接合層接合至彼此。使用焊錫材料等進行接合。
[0003] 第一導電構件包括：第一堆疊部，其在第一電極側上堆疊至第一半導體元件；W 及第一接頭部，其從第一堆疊部延伸。第二導電構件包括：第二堆疊部，其在第二電極側上 堆疊至第二半導體元件；W及第二接頭部，其從第二堆疊部延伸。第一電極和第一堆疊部通 過第一接合層接合至彼此，第二電極和第二堆疊部通過第二接合層接合至彼此。第一接頭 部和第二接頭部通過中間接合層接合至彼此。
[0004] 當電流流過由不同的金屬制成的接合表面時，發生金屬原子從一個金屬移動至另 一金屬的現象并且空穴生成在該一個金屬中。例如，當電流流動通過銅和接合層之間的邊 界表面時，存在金屬從接合層移動至銅并且在接合層中形成空穴的情形。該現象稱為電遷 移現象。在下文中，用于便于解釋，將電遷移現象簡稱為EM現象。日本專利申請公開號 2013-175578 (JP2013-175578A)公開了一種在倒裝忍片諸如CPU中用于約束EM現象的技 術。在JP2013-175578A中，儀層形成在電極極板上，焊料材料（焊料凸點）安裝在儀層上 W接合倒裝忍片電極至電極極板。儀層約束了金屬原子在焊料層和電極極板的基底材料之 間移動，焊料層是被烙化并凝固的焊料材料。 W05] 由于需要緊湊的半導體裝置，第一接頭部和第二接頭部還被縮小尺寸。 在JP2013-016623A的圖22和圖23中，公開了一種半導體裝置，其中接頭部（在 JP2013-016623A中稱為"導電部90")小于堆疊部（在JP2013-016623A中稱為"散熱片")。 在第一接頭部和第二接頭部通過中間接合層接合至彼此，第一電極和第一堆疊部通過第一 接合層接合至彼此的情況下，當中間接合層的面積小于第一接合層的面積時，很可能在中 間接合層發生EM現象。類似地，在第一接頭部和第二接頭部通過中間接合層接合至彼此， 第二電極和第二堆疊部通過第二接合層接合至彼此的情況下，當中間接合層的面積小于第 二接合層的面積時，也很可能在中間接合層發生EM現象。
【發明內容】
[0006] 人們認為，能夠通過在面向彼此的第一接頭部和第二接頭部的相應的表面形成儀 層來約束EM現象的發展。但是，由于第一接頭部和第二接頭部被縮小尺寸，第一接頭部和 第二接頭部的重疊面積變小，存在即使儀層形成在第一接頭部和第二接頭部的面向彼此的 相應的表面，EM現象也在中間接合層發展的情形。本發明提供了一種半導體裝置和用于半 導體裝置的制造方法，其能夠在將第一接頭部和第二接頭部彼此接合的中間接合層約束EM 現象的發展。
[0007] 本發明的第一方案為一種半導體裝置。在半導體裝置中，第一半導體元件和第二 半導體元件通過第一導電構件和第二導電構件彼此電連接。第一電極布置于第一半導體元 件的表面上。第二電極布置于第二半導體元件的表面上。第一導電構件具有堆疊至第一半 導體元件W面向第一電極的第一堆疊部W及從第一堆疊部延伸的第一接頭部。第二導電構 件具有堆疊至第二半導體元件W面向第二電極的第二堆疊部W及第二接頭部，第二接頭部 從第二堆疊部延伸并且面向第一接頭部。第一電極和第一堆疊部通過第一接合層接合至彼 此。第二電極和第二堆疊部通過第二接合層接合至彼此。第一接頭部和第二接頭部通過中 間接合層接合至彼此。當從垂直于中間接合層的接合表面的方向看時，中間接合層的面積 小于第一接合層的面積并第二接合層的面積。第一接頭部的面向第二接頭部的第一表面、 第一接頭部的與第一表面連續的側表面、第二接頭部的面向第一接頭部的第二表面W及第 二接頭部的與第二表面連續的側表面被儀層覆蓋。
[0008] 第一導電構件和第二導電構件可W整個被儀層覆蓋。可替換地，僅接頭部的第一 表面W及其側表面，W及第二表面W及其側表面可W被儀層覆蓋。簡言之，僅需要至少接頭 部的第一表面W及其側表面，W及第二表面W及其側表面被儀層覆蓋。
[0009] 一般，在具有包括接頭部的前述結構的半導體裝置中，第一導電構件和第二導電 構件通過壓制形成。在制造被儀層覆蓋的第一導電構件和第二導電構件的情形下，在壓制 之前儀被鍛在板狀構件上，鍛有儀的板狀構件被壓制。因而，制造具有堆疊部和接頭部的第 一導電構件和第二導電構件。根據相關領域的方法，接頭部的面向彼此的表面被儀層覆蓋。 但是，與面向彼此的表面連續的側表面不被儀層覆蓋。
[0010] 所發現的是，當接頭部變小并且用于中間接合層的接合表面因而變小時，EM現象 發生在接頭部的側表面。例如，從接頭部的面向彼此的表面之間泄漏的接合材料粘附至接 頭部的側表面，并且在該處能夠發生EM現象。在本發明的第一方案中，在接頭部的不必有 儀層的側表面上設置儀層，有效約束在接頭部分中EM現象的發展。
[0011] 在本發明的第一方案中，中間接合層的厚度可W小于第一接合層的厚度W及第二 接合層的厚度。
[0012] 在上述構造中，中間接合層的楊氏模量可W大于第一接合層的楊氏模量W及第二 接合層的楊氏模量。
[001引雖然細節將稍后給出，但是，接合層的楊氏模量變得越大，EM現象越不可能發生。 中間接合層由于其較小面積而具有高電流密度。當運種中間接合層由具有比第一接合層和 第二接合層的楊氏模量大的物質制成時（第一接合層和第二接合層具有比中間接合層更 大的面積），能夠在中間接合層中約束EM現象的發展。在用儀層覆蓋接頭部的面向彼此的 表面W及與運些表面連續的側表面之后，中間接合層由具有較大楊氏模量的物質制成。然 后，能夠期望約束EM現象的較好效果。僅通過用具有較大楊氏模量的物質構建中間接合層 而無需提供儀層，也可期望EM現象的抑制效果。
[0014] 正如稍后陳述的，第一接合層包括多個層，每個層都能夠由具有不同楊氏模量的 物質形成。典型地，第一接合層能夠包括在烙化之前保持焊料材料的成分的層，W及焊料材 料改變為金屬間化合物的層。焊料材料的主要成分的楊氏模量W及金屬間化合物的楊氏模 量是不同的。發生EM現象的可能性取決于由具有最小的楊氏模量的物質制成的層。當第 一接合層包括多個層時，在構建相應層的物質的楊氏模量之中最小的楊氏模量稱為第一接 合層的楊氏模量。運也應用于第二接合層和中間接合層。
[0015] 在上述構造中，第一接合層和第二接合層的每個可W包括保持焊錫材料的成分的 層。此外，中間接合層可W由錫的金屬間化合物制成。
[0016] 在上述構造中，第一接合層和第二接合層的每個可W包括保持焊錫材料的成分的 層。此外，中間接合層可W由銀和銀化合物中的至少一種制成。
[0017] 本發明的第二方案是一種用于根據本發明第一方案的半導體裝置的制造方法。該 制造方法包括：通過壓制板狀構件形成第一導電構件和第二導電構件；W及在壓制之后在 第一表面、與第一表面連續的側表面、第二表面W及與第二表面連續的側表面上形成儀層。
[0018] 本發明的第=方案是一種半導體裝置。在該半導體裝置中，第一半導體元件和第 二半導體元件通過第一導電構件和第二導電構件彼此電連接。第一電極形成在第一半導體 元件的表面上。第二電極形成在第二半導體元件的表面上。第一導電構件具有堆疊至第一 半導體元件W面向第一電極的第一堆疊部W及從第一堆疊部延伸的第一接頭部。第二導電 構件具有堆疊至第二半導體元件W面向第二電極的第二堆疊部W及第二接頭部，第二接頭 部從第二堆疊部延伸并且面向第一接頭部。第一電極和第一堆疊部通過第一接合層接合至 彼此。第二電極和第二堆疊部通過第二接合層接合至彼此。第一接頭部和第二接頭部通過 中間接合層接合至彼此。當從垂直于中間接合層的接合表面的方向看時，中間接合層的面 積小于第一接合層的面積W及第二接合層的面積。中間接合層的楊氏模量大于第一接合層 的楊氏模量W及第二接合層的楊氏模量。
[0019] 本發明的第四方案是一種用于根據本發明第=方案的半導體裝置的制造方法。該 制造方法包括：布置第一半導體元件、第二半導體元件、第一導電構件W及第二導電構件W 便具有如下位置關系：第一半導體元件和第一堆疊部通過第一焊錫材料堆疊至彼此，第二 半導體元件和第二堆疊部通過第二焊錫材料堆疊至彼此，W及第一接頭部和第二接頭部通 過第=焊錫材料彼此面對；W及通過加熱所述位置關系中的第一焊錫材料、第二焊錫材料 W及第=焊錫材料，來烙化第一焊錫材料、第二焊錫材料W及第=焊錫材料。第=焊錫材料 的量小于第一焊錫材料的量W及第二焊錫材料的量。在保持第=焊錫材料的成分的層在第 一接頭部和第二接頭部之間消失，保持第一焊錫材料的成分的層保留在第一半導體元件和 第一堆疊部之間并且保持第二焊錫材料的成分的層保留在第二半導體元件和第二堆疊部 之間的狀態下，停止加熱。
[0020] 在保持第一焊錫材料的成分的層中楊氏模量較小，并且能夠獲得中間接合層的楊 氏模量大于第一接合層的楊氏模量W及第二接合層的楊氏模量中的任何楊氏模量的關系。 每個焊錫材料由于加熱改變為錫的金屬間化合物。錫的金屬間化合物的例子為化6Sn5， 化3Sn W及Ni3Sn4 (在儀層形成在接頭構件的表面上的情形下）。在任何情形下，金屬間化 合物具有的楊氏模量大于錫的楊氏模量。
【附圖說明】
[0021] W下將參考附圖描述本發明的示范實施例特征、優勢W及技術及工業重要性，其 中類似標記指代相似元件，并且其中：
[0022] 圖1是根據本發明第一實施例的半導體裝置的立體圖；
[0023] 圖2是半導體裝置的電路圖；
[0024] 圖3是半導體裝置（除了封裝）的局部分解圖；
[00巧]圖4是半導體裝置的立體圖（除了封裝）；
[00%] 圖5是沿著圖1中的線V-V截取的截面圖；
[0027] 圖6是半導體裝置的平面圖（除了封裝）；
[0028] 圖7是在圖5中由標記VII示出的范圍的放大視圖； W29] 圖8A是接合層Sg的放大截面圖，圖8B是接合層8a的放大截面圖；
[0030] 圖9示出了一些接合材料之中的楊氏模量的比較；
[0031] 圖10是根據變型例的半導體裝置的截面圖；
[0032] 圖11是在圖10中由標記XI示出的范圍的放大視圖；
[0033] 圖12是用于半導