Cmos驅動器晶圓級封裝及其制作方法
【技術領域】
[0001]本發明涉及在基片內或其上制造或處理的裝置或系統技術領域，尤其涉及一種CMOS驅動器晶圓級封裝及其制作方法。
【背景技術】
[0002]半導體封裝是集成電路技術領域的重要分支，封裝為集成電路芯片提供載體支撐、應用界面和芯片的保護。傳統的芯片封裝主要先經過切割再封測，封裝形式包括塑封和金屬陶瓷管殼封裝，芯片通過表面貼裝之后經過引線鍵合技術和管殼之間形成電氣連接，此種封裝形式具有體積大、裝配工藝復雜等缺點。驅動器中的信息是通過二進制代碼“O”和“I”高低電平來表示的，所以隨著電路的工作頻率不斷提高，不得不考慮“O”和“I”碼流是否被準確無誤地傳輸到接收端，對于驅動器的封裝而言，其寄生效應頻率響應特性往往限制了電路的時鐘頻率范圍，信號的邊沿由于受到了寄生電容的影響從而變緩，影響信號的完整性。工作頻率越高，封裝寄生參量對電路的影響越顯著。由于工藝的限制，傳統的驅動器封裝技術的引腳都會引入較大的寄生電感及寄生電容，影響驅動器芯片的性能。
[0003]晶圓級封裝(WLCSP)技術是近年來在微電子封裝領域倍受關注的技術，其主要特點是先在整片晶圓上進行封裝和測試，然后才切割成一個個的單元。因此晶圓級封裝方式有效地縮小芯片封裝尺寸，符合其應用產品的輕薄短小的特性需求;在性能上，晶圓級封裝減少了傳輸路徑，因此減少電流耗損和電路寄生參數，提高了數據傳輸的速度與穩定性。另一方面，晶圓級封裝減少了傳統密封的塑料或陶瓷包裝，故芯片在工作時的熱量能有效地耗散，此特點有助于整機系統的散熱問題。在成本方面，雖然晶圓片級封裝每一步工序的加工成本相對較高，但分攤到每一個晶圓片級芯片上成本則較低，適合大批量生產。
【發明內容】
[0004]本發明所要解決的技術問題是提供一種CMOS驅動器晶圓級封裝及其制作方法，所述方法與傳統的半導體工藝相兼容，適合批量化生產，有效地縮小了驅動器芯片封裝尺寸，減小了寄生效應，提高了驅動器芯片的性能。
[0005]為解決上述技術問題，本發明所采取的技術方案是:一種CMOS驅動器晶圓級封裝，其特征在于:包括驅動器晶圓片，所述晶圓片的上表面部分區域形成有驅動器晶圓片焊盤，所述焊盤區域以外的晶圓片的上表面上形成有鈍化層，所述鈍化層的上表面形成有第一樹脂層，且第一樹脂層的內部邊緣延伸至所述焊盤的上表面，使得所述焊盤的上表面的部分被所述第一樹脂層覆蓋，其余部分裸露出；部分所述第一樹脂層的上表面形成有再布線層，部分所述再布線層與所述焊盤上表面的裸露部分直接接觸;所述再布線層的上表面以及沒有覆蓋再布線層的第一樹脂層的上表面形成有第二樹脂層;所述第二樹脂層上設有過孔，所述過孔使得部分所述再布線層裸露出；部分所述第二樹脂層的上表面形成有直接下金屬層，部分所述直接下金屬層與所述再布線層的裸露部分直接接觸;所述過孔上側的直接下金屬層的上表面形成有金屬凸點。
[0006]進一步的技術方案在于:所述第一樹脂層和第二樹脂層采用聚酰亞胺材料。
[0007]進一步的技術方案在于:所述金屬凸點包括直徑為200um，高20um的銅柱以及直徑為200um，高30um的錫柱。
[0008]本發明還公開了一種CMOS驅動器晶圓級封裝的制作方法，其特征在于包括如下步驟:
在驅動器晶圓片的上表面依次沉積鈍化層和第一樹脂層，并對鈍化層和第一樹脂層進行刻蝕，刻蝕出驅動器晶圓片焊盤區域，然后在上述區域形成驅動器晶圓片焊盤；
在上述器件上表面的部分上濺射或沉積再布線層，使得所述再布線層部分與所述驅動器晶圓片焊盤相接觸；
在再布線層上沉積第二樹脂層，刻蝕第二樹脂層，使得部分所述再布線層裸露出，然后對裸露部分的再布線層進行刻蝕，形成再布線層上的連接點，濺射或沉積區域陣列；
在部分第二樹脂層的上表面制作直接下金屬層，使得所述直接下金屬層部分穿過所述第二樹脂層與再布線層直接接觸；
在所述直接下金屬層的上表面制作金屬凸點。
[0009]進一步的技術方案在于:在所述的沉積鈍化層和第一樹脂層之前，還包括對所述晶圓片進行清洗的步驟。
[0010]進一步的技術方案在于:再布線層以再布線的方式進行布局布線，保證各個引腳合理分配，保證良好的電氣連接性。
[0011]進一步的技術方案在于:在再布線層中對驅動器單元引腳進行重新分配，使引腳均勻且成陣列式區域陣列。
[0012]進一步的技術方案在于:所述第一樹脂層和第二樹脂層采用聚酰亞胺材料。
[0013]采用上述技術方案所產生的有益效果在于:所述封裝在保證芯片和布線焊盤的穩定的電氣連接的基礎上，以重定義布線的方式對管腳進行合理的重新分配;使用兩層聚酰亞胺層，第一聚酰亞胺層沉積在裸片上，并保持焊盤處于開窗狀態;再布線層通過濺射或電鍍將外圍陣列轉換為區域陣列；隨后沉積第二聚酰亞胺層、制作直接下金屬層;最后在直接下金屬層上方制作金屬凸點。所述封裝保證了晶圓片和布線層之間穩定并且可靠的電氣連接，減小了由于封裝引入的寄生電感及寄生電容效應，提高了芯片的性能，更適合以倒裝焊的形式應用于系統電路中。
【附圖說明】
[0014]圖1是本發明實施例所述方法經過步驟2)后的結構示意圖；
圖2是本發明實施例所述方法經過步驟3)后的結構示意圖；
圖3是本發明實施例所述方法經過步驟4)后的結構示意圖；
圖4是本發明實施例所述方法經過步驟5)后的結構示意圖；
圖5是本發明實施例所述方法經過步驟6)后的結構示意圖；
圖6是本發明中再布線層的俯視結構示意圖；
其中:1、驅動器晶圓片2、驅動器晶圓片焊盤3、鈍化層4、第一樹脂層5、再布線層6、第二樹脂層7、直接下金屬層8、金屬凸點。
【具體實施方式】
[0015]下面結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明的一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0016]在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。
[0017]實施例一
如圖5所示，本發明公開了一種CMOS驅動器晶圓級封裝，包括驅動器晶圓片I，所述晶圓片的上表面部分區域形成有驅動器晶圓片焊盤2，所述焊盤區域以外的晶圓片的上表面上形成有鈍化層3，所述鈍化層3的上