電性連接結構及其制備方法
【技術領域】
[0001]本發明是關于一種電性連接結構及其制造方法，特別是關于一種銅對銅的電性連接結構及其制造方法。
【背景技術】
[0002]近年來電子半導體的發展趨勢中，持續追求小型化、高效率、低消耗及低成本。由于娃穿孔(TSV，Through Silicon Via)是利用激光在晶圓或芯片上鉆出孔洞(Via)，再將導電材料填充至孔洞中形成導電通路，藉此垂直聯絡同一芯片的上下表面，有利于堆疊多個芯片，這種技術稱為三維度集成電路(3D IC)構裝技術。相較于以往的多芯片封裝，立體構裝技術可透過多個芯片的堆疊來縮短訊號傳遞路徑，使訊號傳遞更快速，同時也可減少封裝體所占據的空間，這些優點使得3D IC成為各半導體大廠競相發展的技術，也成為國內集成電路制造與封測產業維持競爭力的關鍵。
[0003]各半導體大廠，例如臺積電、日月光、硅品、力成等，在近幾年皆積極架構2.5D與3D IC的封測產能。除此之外，其他半導體大廠如三星、爾必達及英特爾等公司都已同樣投Λ 3D IC的研發和生產。可預期3D IC產品將會成為下世代的主流電子商品。
[0004]在3D IC構裝技術中，硅芯片透過垂直堆疊的方式連結，可大幅縮小元件體積、增加效率、降低能量消耗與提高功能性。其中，TSV連通為3D IC的核心科技，其關鍵制程包含了晶圓薄化、直通硅穿孔與銅對銅連結等。而在銅對銅連結中，可通過直接擴散接合法或微凸塊接合法來達成。直接擴散接合法不需引入其他材料，可形成高純度的銅對銅接點。但為驅動銅原子的擴散，必須給予高溫(通常300°C或更高)和高壓(25bar以上)，加上銅基材表面通常需要前處理等額外的制程，以活化銅的接合表面。這些復雜的工序以及預先處理的方式使得直接擴散接合法為一相當耗費成本且繁雜的制程。此外，于接合時所須的高壓不但耗費成本，也可能對已形成在芯片上的電子部件造成損害。另一方面，微凸塊接合法則是包含焊接工序，即熔融狀態的焊料濕潤基板且固化，以形成電性連接，因此不需要復雜的前處理和高的加工壓力。然而，焊錫通常是錫所組成的，會和作為基材的銅金屬反應，在接點中生成大部份的脆性且阻礙電性的介金屬化合物(Intermetallic compound, IMC)，因而大幅降低接點的可靠度。
[0005]故，有必要提供一種電性連接結構及其制造方法，提供具有高可靠度的銅對銅接合結構，以解決習用技術所存在的問題。
【發明內容】
[0006]本發明的主要目的在于提供一種電性連接結構及其制造方法。在銅對銅的接點之間引進純鎵與鎳，由于現有介金屬化合物不會在焊接過程中形成，因此解決了因介金屬化合物的生成而降低銅對銅接合可靠度的問題。此外，利用鎵金屬所特有的低熔點(僅為29.7°C )及在一般溫度下的高流動性，于接合時僅需相對較低的接合溫度及壓力就可以形成具有可靠度的銅對銅接合。
[0007]為達上述的目的，本發明的一實施例提供一種電性連接結構，其中所述電性連接結構包含:一第一銅層；一第二銅層；以及一復合金屬層，配置于所述第一銅層和所述第二銅層之間，其中所述復合金屬層包含0.01重量％€鎵€ 20重量％、0.01重量銅蘭50重量％和30重量％蘭鎳蘭99.98重量％。
[0008]在本發明的一實施例中，所述復合金屬層具有面心立方晶體結構。
[0009]在本發明的一實施例中，所述復合金屬層包含0.01?10重量％的鎵、0.01?10重量％的銅以及80?99.98重量％的鎳。
[0010]本發明的另一實施例提供一種電性連接結構的制造方法，其中所述制造方法包括步驟:(I)提供一第一銅層和一第二銅層；(2)形成一第一鎳層于所述第一銅層上；(3)形成一第二鎳層于所述第二銅層上；(4)形成一鎵層于所述第一鎳層上；以及(5)使所述第二鎳層和所述鎵層接觸，并進行熱壓接合，以形成上述電性連接結構。
[0011]在本發明的一實施例中，所述步驟(2)之前另包含一步驟(Ia):對所述第一銅層進行表面處理。
[0012]在本發明的一實施例中，所述表面處理是使用研磨或使用酸性溶液與溶劑清洗所述第一銅層。
[0013]在本發明的一實施例中，所述步驟(3)之前另包含一步驟(Ib):對所述第二銅層進行表面處理。
[0014]在本發明的一實施例中，所述表面處理是使用研磨或使用酸性溶液與溶劑清洗所述第二銅層。
[0015]在本發明的一實施例中，所述步驟(2)是利用電鍍或蒸鍍法形成所述第一鎳層。
[0016]在本發明的一實施例中，所述步驟(3)是利用電鍍或蒸鍍法形成所述第二鎳層。
[0017]在本發明的一實施例中，所述步驟(4)是利用電鍍或蒸鍍法形成所述鎵層。
[0018]在本發明的一實施例中，所述步驟(5)中的熱壓接合的溫度為300-400°C，以及壓力為4-8巴(bar)。
[0019]在本發明的一實施例中，所述第一鎳層、所述第二鎳層以及所述鎵層的厚度比為
0.5 ?20:0.5 ?20:0.01 ?5。
[0020]為讓本發明的上述內容能更明顯易懂，下文特舉優選實施例，并配合所附圖式，作詳細說明如下:
【附圖說明】
[0021]圖1是本發明一實施例的電性連接結構的結構示意圖。
[0022]圖2a至2d是本發明一實施例的電性連接結構的制造方法的流程示意圖。
[0023]圖3是本發明一實施例的電性連接結構利用金相顯微鏡(Metal1graphicMicroscope)觀察的照片。
[0024]圖4是本發明一實施例的電性連接結構經韋氏硬度儀(Vickers HardnessTester)分析后，利用金相顯微鏡觀察的照片。
【具體實施方式】
[0025]為了讓本發明的上述及其他目的、特征、優點能更明顯易懂，下文將特舉本發明較佳實施例，并配合所附圖式，作詳細說明如下。再者，本發明所提到的方向用語，例如上、下、頂、底、前、后、左、右、內、外、側面、周圍、中央?橫向、垂直、縱向、軸向、徑向、最上層或最下層等，僅是參考附加圖式的方向。此外，本發明所提到的單數形式“一”、“一個”和“所述”包括復數引用，除非上下文另有明確規定。例如，術語“一化合物”或“至少一種化合物”可以包括多個化合物，包括其混合物；本發明文中提及的「％」若無特定說明皆指「重量百分比(wt%)」；數值范圍(如10%?11%的A)若無特定說明皆包含上、下限值(即10%=A= 11%);數值范圍若未界定下限值(如低于0.2%的B，或0.2%以下的B)，則皆指其下限值可能為0(即B 5 0.2% );各成份的「重量百分比」的比例關系亦可置換為「重量份」的比例關系。上述方向和數值相關用語是用以說明及理解本發明，而非用以限制本發明。
[0026]請參照圖1所示，本發明一實施例的電性連接結構I主要包含一第一銅層11、一第二銅層12以及一復合金屬層41。所述復合金屬層41配置于所述第一銅層11和所述第二銅層12之間，包含有0.01重量％蘭鎵蘭20重量％、0.01重量％蘭銅蘭50重量％和30重量％蘭鎳蘭99.98重量％。優選的，所述復合金屬層包含0.01?10重量％的鎵、0.01?10重量％的銅以及80?99.98重量％的鎳，可例如是0.8重量％的鎵、1.1重量％的銅以及98.1重量％的鎳，然不限于此。再者，所述復合金屬層41具有面心立方(Face-CenteredCubic)晶體結構。
[0027]請再參照圖2a至2d所示，本發明再一實施例的電性連接結構I的制造方法，其主要包括步驟:(SI)提供一第一銅層11和一第二銅層12 ; (S2)形成一第一鎳層21于所述第一銅層11上；(S3)形成一第二鎳層22于所述第二銅層12上；(S4)形成一鎵層31于所述第一鎳層21上；以及(S5)使所述第二鎳層22和所述鎵層31接觸，并進行熱壓接合。本發明將于下文逐一詳細說明所述實施例的上述各步驟的實施細節及其原理。
[0028]如圖2a所示，本發明實施例的電性連接結構I的制造方法首先是:(SI)提供一第一銅層11和一第二銅層12。所述第一銅層11和所述第二銅層12可例如是硅穿孔技術中不同芯片上的銅墊(Copper pads)，通過銅墊和銅墊之間的電性接合，可完成3D IC的集成電路構裝。
[0029]請接著參考圖2b，本發明實施例的電性連接結構I的制造方法接著是:(S2)形成一第一鎳層21于所述第一銅層11上；以及(S3)形成一第二鎳層22于所述第二銅層12上。優選的，在所述步驟(S2)