FinFET鰭片的制作方法
【技術領域】
[0001]本申請涉及半導體制造技術領域，具體而言，涉及一種FinFET鰭片的制作方法。
【背景技術】
[0002]MOSFET (金屬氧化半導體場效應晶體管)是大部分半導體器件的主要構件，當溝道長度小于10nm時，傳統的MOSFET中，由于圍繞有源區的半導體襯底的半導體材料使源極和漏極區間互動，漏極與源極的距離也隨之縮短，產生短溝道效應，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷(Pinch off)溝道的難度也越來越大，如此便使亞閥值漏電(Subthrehhold leakage)現象更容易發生。
[0003]鰭式場效晶體管(Fin Field effect transistor, FinFET)是一種新的金屬氧化半導體場效應晶體管，其結構通常在絕緣體上硅(SOI)基片上形成，包括狹窄而孤立的硅條(即垂直型的溝道結構，也稱鰭片)，鰭片兩側帶有柵極結構，具有上述結構的鰭式場效晶體管對溝道的控制能力較好，很好地控制了亞閾值漏電現象的發生。
[0004]現有技術中鰭片的制作一般采用如圖1所示的制作方法制作，具體為:首先對絕緣體上硅100’進行刻蝕，得到圖2所示的相互隔離多個硅條102’ ；在圖2所示的絕緣體上硅100’表面上沉積形成二氧化硅層101’，得到如圖3所示剖面結構的硅片；然后對圖3所示的二氧化硅層101’進行CMP(化學機械拋光)，得到具有圖4所示剖面結構的硅片；接著對CMP后的二氧化硅層101’進行回蝕，得到具有圖5所示剖面結構的硅片，其中位于二氧化硅層上方的硅片即為FinFET的鰭片104’。
[0005]但是，上述制作方法在對二氧化硅層進行回蝕時，容易產生footing效應，即隨著回蝕深度的加深，邊緣部分的二氧化硅層的刻蝕速率小于內部的刻蝕速率，造成鰭片底部附近的二氧化硅有殘留，影響晶體管的特性比如漏電流，造成晶體管和晶體管之間的性能差異。
【發明內容】
[0006]本申請旨在提供一種FinFET鰭片的制作方法，以解決現有技術中footing效應導致晶體管性能變差的問題。
[0007]為了實現上述目的，本申請提供了一種FinFET鰭片的制作方法，制作方法包括:在絕緣體上硅上設置硬掩膜層；刻蝕硬掩膜層和部分絕緣體上硅，形成相互隔離的條形結構；在條形結構之間的絕緣體上硅上設置氧化層；回蝕部分硬掩膜層，使氧化層的部分側壁暴露；刻蝕氧化層使暴露出的氧化層側壁形成缺角；以及回蝕部分氧化層，得到鰭片。
[0008]進一步地，形成上述缺角后，位于硬掩膜層表面以上的氧化層的體積為V1，缺角的體積為 V2，且 V1 = V2 = 0.5:1 ?4:1，優選 V1 = V2 = 1:1 ?3:1。
[0009]進一步地，上述設置硬掩膜層的過程包括:在絕緣體上硅上設置氧化物硬掩膜；在氧化物硬掩膜上設置氮化物硬掩膜，且氮化物硬掩膜的厚度大于氧化物硬掩膜的厚度。
[0010]進一步地，被回蝕的上述部分硬掩膜層為部分氮化物硬掩膜。
[0011]進一步地，上述氧化物硬掩膜為氧化硅膜，氮化物硬掩膜為氮化硅層。
[0012]進一步地，回蝕上述硬掩膜層的過程采用濕法刻蝕工藝實施。
[0013]進一步地，上述濕法刻蝕工藝采用質量濃度為50?85%的120?180°C的磷酸刻蝕硬掩膜層30?90s。
[0014]進一步地，形成上述條形結構的刻蝕過程采用反應離子刻蝕工藝實施。
[0015]進一步地，設置上述氧化層的過程包括:在絕緣體上硅和硬掩膜層上沉積氧化物；對氧化物進行化學機械拋光，得到氧化層。
[0016]進一步地，上述氧化層為二氧化硅層。
[0017]進一步地，上述刻蝕氧化層的過程采用DHF溶液實施刻蝕。
[0018]進一步地，上述DHF溶液中HF和去離子水的重量比為1:100?1:500。
[0019]進一步地，上述回蝕部分氧化層的過程采用干法刻蝕實施。
[0020]進一步地，上述干法刻蝕法為等離子體刻蝕法或反應離子刻蝕法。
[0021]應用本申請的技術方案，在對氧化層進行刻蝕時，硬掩膜層對位于其下方的絕緣體上硅具有保護作用；而且，硬掩膜層和氧化層分別經過回蝕后靠近條形結構的氧化層的高度低于其余部分氧化層的高度，在刻蝕氧化層的過程中，當其余部分氧化層刻蝕完成時靠近條形結構的氧化層也被同時刻蝕完全，避免了在鰭片底部附近殘留氧化層，從而避免了 footing效應造成的晶體管特性劣化的弊端，而且使得在氧化層刻蝕過程中絕緣體上硅受到的損傷進一步降低。
【附圖說明】
[0022]構成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中:
[0023]圖1示出了現有技術中鰭片的制作流程示意圖；
[0024]圖2至圖5示出了執行圖1所示各步驟后的器件剖面結構示意圖，其中，
[0025]圖2示出了對絕緣體上硅進行刻蝕得到相互隔離多個硅條后的剖面結構示意圖；
[0026]圖3示出了在圖2所示的絕緣體上硅表面上沉積形成二氧化硅層后的剖面結構示意圖；
[0027]圖4示出了對圖3所示的二氧化硅層進行CMP后的剖面結構示意圖；
[0028]圖5示出了對圖4所示的二氧化硅層進行回蝕后的剖面結構示意圖；
[0029]圖6示出了本申請提供的FinFET鰭片的制作方法的流程示意圖
[0030]圖7至圖12示出了執行圖6所示各步驟后的器件剖面結構示意圖，其中，
[0031]圖7示出了在絕緣體上硅上設置硬掩膜層后的剖面結構示意圖；
[0032]圖8示出了刻蝕圖7所示的硬掩膜層和部分絕緣體上硅形成相互隔離的條形結構后的剖面結構示意圖；
[0033]圖9示出了在圖8所示的條形結構之間的絕緣體上硅上設置氧化層后的剖面結構不意圖；
[0034]圖10示出了回蝕部分圖9所示的硬掩膜層使氧化層的部分側壁暴露后的剖面結構示意圖；
[0035]圖11示出了刻蝕圖10所示的氧化層使暴露出的氧化層103側壁形成缺角后的剖面結構示意圖；以及
[0036]圖12示出了回蝕部分圖11所示的氧化層得到所述鰭片后的剖面結構示意圖。
【具體實施方式】
[0037]應該指出，以下詳細說明都是例示性的，旨在對本申請提供進一步的說明。除非另有指明，本文使用的所有技術和科學術語具有與本申請所屬技術領域的普通技術人員通常理解的相同含義。
[0038]需要注意的是，這里所使用的術語僅是為了描述【具體實施方式】，而非意圖限制根據本申請的示例性實施方式。如在這里所使用的，除非上下文另外明確指出，否則單數形式也意圖包括復數形式，此外，還應當理解的是，當在本說明書中使用屬于“包含”和/或“包括”時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。
[0039]為了便于描述，在這里可以使用空間相對術語，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用來描述如在圖中所示的一個器件或特征與其他器件或特征的空間位置關系。應當理解的是，空間相對術語旨在包含除了器件在圖中所描述的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他器件或構造上方”或“在其他器件或構造之上”的器件之后將被定位為“在其他器件或構造下方”或“在其他器件或構造之下”。因而，示例性術語“在……上方”可以包括“在……上方”和“在……下方”兩種方位。該器件也可以其他不同方式定位(旋轉90度或處于其他方位)，并且對這里所使用的空間相對描述作出相應解釋。
[0040]正如【背景技術】所介紹的，現有在對氧化層進行回蝕時，隨著回蝕深度的加深，邊緣部分的氧化層的刻蝕速率小于內部的刻蝕速率，造成鰭片底部附近的氧化層有殘留，影響晶體管的特性比如漏電流，造成晶體管和晶體管之間的性能差異。
[0041]為了解決上述問題，本申請提出了一種FinFET鰭片的制作方法，圖6示出了該制作方法的流程示意圖，該制作方法包括:在絕緣體上硅100上設置硬掩膜層101 ;刻蝕硬掩膜層101和部分絕緣體上硅100，形成相互隔離的條形結構102 ;在條形結構102之間的絕緣體上硅100上設置氧化層103 ;回蝕部分硬掩膜層101，使氧化層103的部分側壁暴露；刻蝕氧化層103使暴露出的氧化層103側壁形成缺角131 ;以及回蝕部分氧化層103，得到鰭片 104。
[0042]上述制作方法在對氧化層103進行刻蝕時，硬掩膜層101對位于其下方的絕緣體上硅100具有保護作用，降低了氧化層103回蝕過程中絕緣體上硅受到的損傷；而且，硬掩膜層101經過回蝕后，氧化層103的部分側壁暴露出來，進而在對氧化層103進行刻蝕時，使暴露出的氧化層103側壁形成缺角131，即靠近條形結構102的氧化層103的高度低于其余部分氧化層103的高度，進而使得靠近條形結構102的氧化層103的刻蝕時間較短，在其余部分氧化層103刻蝕完成時靠近條形結構的氧化層102也被刻蝕完全，避免了在鰭片104底部附近殘留氧化層，從而避免了 footing效應造成的晶體管特性劣化的弊端，而且使得在氧化層103刻蝕過程中絕緣體上硅100受到的損傷進一步降低。
[0043]本申請在對氧化層103進行刻蝕時，可以控制氧化層103的頂面和側面的刻蝕速率，對所形成的缺角103的大小進行控制，優選形成缺角后，位于硬掩膜層101表面以上的氧化層103的體積為V1，缺角131的體積為V2，且V1: V2 = 0.5:1?4:1，優