一種晶片排列電阻真空鍍膜方法
【技術領域】
[0001]本發明涉及電子元件生產領域，具體涉及一種晶片排列電阻真空鍍膜方法。
【背景技術】
[0002]在晶片電阻生產領域，晶片排列電阻和網絡電阻因基板存在凹槽，端面涂銀一般采用端面滾沾涂銀方式，即使用海綿滾輪均勻蘸取銀油墨，然后轉動海綿滾輪將銀油墨涂在電阻器的端面。但這種涂銀方式在生產中需要依靠人工不停的檢驗涂銀效果，生產效率較低，勞動強度較大，原材料成本較高，較難管控涂銀效果，且良品率較低;并且在涂銀過程中，晶片排列電阻的凹槽內易被涂到。因而，改善晶片排列電阻和網絡電阻端面涂銀技術是晶片電阻生產領域最重要的研究課題之一。真空鍍膜技術主要利用輝光放電(glowdischarge)將氬氣(Ar)離子撞擊革E材表面，革E材的原子被彈出而堆積在基板表面形成薄膜。經真空濺鍍的產品鍍膜厚度均勻，良品率高，產品品質良好，且生產效率高，生產成本低，將會越來越廣泛的應用于晶片電阻生產領域。但在晶片排列電阻和網絡電阻的生產方面，目前并未見有采用真空鍍膜技術進行鍍銀的，究其原因是由于晶片排列電阻和網絡電阻的基板存在凹槽，若采用真空鍍膜技術的話，容易將凹槽內濺鍍到。
[0003]
【發明內容】
[0004]針對現有技術中的不足，本發明的目的在于提供一種晶片排列電阻真空鍍膜方法，該方法能有效解決排列電阻凹槽易被濺鍍到的問題，從而使晶片排列電阻的端面涂銀使用真空鍍膜技術代替滾沾涂銀方式，提升產品品質狀況，提高生產效率。
[0005]為實現上述目的，本發明公開的技術方案如下:一種晶片排列電阻真空鍍膜方法，其包括以下步驟:
基板準備:取一塊基板，該基板上均勻矩陣式分布若干孔洞，其中每三個孔洞豎向排列作為一組；
步驟C2:在基板的背面印刷導體；
步驟Cl:在基板的正面印刷導體；
步驟RS:在基板的正面印刷電阻，電阻的位置是在基板正面相鄰的兩印刷導體之間；步驟Gl:在步驟RS結束后，在基板上印刷電阻層保護層，所述電阻層保護層覆蓋在步驟RS所印刷的電阻上；
步驟LT:鐳射切割電阻，調整電阻值；
步驟G2:印刷鐳射保護層，所述鐳射保護層覆蓋整個電阻并覆蓋鐳射切割口；
端銀:將基板分割成若干縱條，每根縱條上包括多個電阻單元;將多個縱條在堆疊治具中排列完成，此時相鄰縱條上的電阻單元上的相同位置的凹槽并列排放，形成若干凹槽條；在堆疊治具的背面設有磁鐵，然后用鋼制成的條柱狀遮蓋條遮蓋若干凹槽條，在磁鐵的吸力左右下，條柱狀遮蓋條牢牢吸入若干凹槽條內，從而完全遮蓋住每根縱條上的每個電阻單元上的凹槽;然后經過真空鍍膜機對每個縱條的側面鍍銀，即將每個縱條上的每個電阻單元的側面鍍銀；
折粒:將每根縱條折斷，得到若干顆粒狀電阻單元；
電鍍:將若干顆粒狀電阻單元表面先鍍鎳，然后再鍍鋅，得到成品晶片排列電阻；
測試包裝:將成品晶片排列電阻逐一進行阻值測定，測試合格后進行包裝。
[0006]本發明中，所述步驟RS中印刷電阻的電阻所需要阻值是通過電阻油墨的調配所得，電阻印刷完成后阻值范圍是所需阻值的_40%_0%內。
[0007]優選的，所述基板是陶瓷基板。本發明中所述基板的尺寸是長:3.2±0.20，寬:1.6±0.15，高 0.50±0.10。
[0008]優選的，所述步驟C2中印刷導體時印刷厚度是31 ± I Ομπι。
[0009]優選的，所述步驟Cl中印刷導體時印刷厚度是25± ΙΟμπι。
[00?0] 優選的，所述步驟RS中電阻印刷厚度是20 ±10 mm。
[0011]優選的，所述步驟Gl中電阻層保護層的印刷厚度是20±10μπι。
[0012]優選的，所述步驟G2中印刷鐳射保護層的厚度是20±10mm。印刷鐳射保護層所用的材料是G2油墨材料。
[0013]優選的，所述端銀過程中，每個電阻單元兩側鍍層的阻抗:$65Ω。
[0014]優選的，所述電鍍過程中，每個電阻單元表面鍍鎳層的厚度是在5.0-6.Ομπι之間。
[0015]優選的，所述電鍍過程中，每個電阻單元表面鍍鋅層的厚度是在7.0-8.Ομπι之間。
[0016]本發明中采用的基板上原設計帶有凹槽，因此在經過端銀、折粒等操作后，每個電阻單元上會帶有凹槽。
[0017]本發明中通過磁性堆疊治具以及條柱狀遮蓋條的設計及使用，有效的在真空鍍膜過程中將晶片排列電阻上的電阻凹槽遮蓋，從而實現了在真空鍍膜過程中不會將電阻凹槽中濺鍍上銀漿。
[0018]本發明的有益效果是:本發明通過對工藝改進，能有效解決排列電阻凹槽易被濺鍍到的問題，從而使晶片排列電阻的端面涂銀使用真空鍍膜技術代替滾沾涂銀方式，提升廣品品質狀況，提尚生廣效率。
【附圖說明】
[0019]圖1是本發明一較佳實施例中基板的結構示意圖；
圖2是步驟C2中印刷導體后的結構不意圖；
圖3是步驟Cl中印刷導體后的結構不意圖；
圖4是步驟RS中印刷電阻層后的結構示意圖；
圖5是步驟Gl中印刷電阻層保護層的結構示意圖；
圖6是步驟LT中鐳射切割后的結構示意圖；
圖7是步驟G2中印刷鐳射保護層的結構示意圖；
圖8是將基板分切成多個縱條后單根縱條的結構示意圖；
圖9是真空鍍膜前縱條的側面結構示意圖；
圖10是真空鍍膜后縱條的側面結構示意圖；
圖11是折粒后電阻器單元電鍍過程示意圖； 圖12是電鍍結束后每個電阻單元的正面、反面結構示意圖；
圖13是電鍍結束后每個電阻單元的側面結構示意圖。
【具體實施方式】
[0020]下面結合附圖對本發明的較佳實施例進行詳細闡述，以使本發明的優點和特征能更易于被本領域技術人員理解，從而對本發明的保護范圍做出更為清楚明確的界定。
[0021]請參考附圖1至附圖13:
實施例1: 一種晶片排列電阻真空鍍膜方法，其包括以下步驟:
基板準備:取一塊基板I，該基板I上均勻矩陣式分布若干孔洞10，其中每三個孔洞豎向排列作為一組；
步驟C2:在基板的背面印刷導體20，見附圖2;
步驟Cl:在基板的正面印刷導體21，見附圖3;
步驟RS:在基板的正面印刷電阻22，電阻22的位置是在基板正面相鄰的兩印刷導體之間，見圖4;
步驟Gl:在步驟RS結束后，在基板I上印刷電阻層保護層23，電阻層保護層23覆蓋在步驟RS所印刷的電阻22上，見圖5;
步驟LT:鐳射切割電阻，調整電阻值;鐳射切割口 24，見圖6;
步驟G2:印刷鐳射保護層25，鐳射保護層25覆蓋整個電阻并覆蓋鐳射切割口 24，見圖7;端銀:將基板分割成若干縱條，每根縱條上包括多個電阻單元;將多個縱條在堆疊治具中排列完成，此時相鄰