具有用于III-N外延的Si（100）晶片上的Si（111）平面的納米結構和納米特征的制作方法
【專利說明】具有用于I I j-N外延的Si (100)晶片上的Si (111)平面的納米結構和納米特征
技術領域
[0001]如在此描述的實施例涉及電子器件制造領域，并且特別是涉及制造基于II1-V材料的器件。
【背景技術】
[0002 ] 一般而言，為了將II1-V材料集成在沿著〈100>晶體取向(Si (100 ))對準的硅(S i )襯底上以用于具有互補金屬氧化物半導體(CMOS)晶體管的芯片上系統(SoC)高電壓和射頻(RF )器件，由于II1- V材料和硅的相異的晶格性質而出現巨大的挑戰。通常，當II1- V材料生長在硅(Si)襯底上時，由于II1-V材料與硅之間的晶格失配而生成缺陷。這些缺陷可以減少II1-V材料中的載流子(例如，電子、空穴或兩者)的迀移率。
[0003]目前，GaN在Si(100)晶片上的集成涉及使用厚的緩沖層(>1.5um)以及以2_8°的斜切角度開始斜切Si(10)晶片以為器件層的生長提供足夠低缺陷密度的層。通常，GaN(或任何其他II1-N材料)在Si (100)晶片上的集成涉及覆蓋層外延生長工藝。
[0004]在氮化鎵(“GaN”)生長在Si(10)襯底上時，GaN與Si(10)之間大的晶格失配(大約42%)造成大量不期望的缺陷的生成，其不能夠用于器件制造。因此，II1-V材料與Si之間大的晶格失配對于II1-V材料在Si(10)襯底上的外延生長以用于器件制造提供巨大挑戰。
[0005]另外，與GaN的常規高生長溫度相結合的GaN與Si之間的大的熱失配(大約116%)導致外延層上形成表面裂縫，從而使它們不適合于器件制造。
【附圖說明】
[0006]圖1是根據一個實施例的電子器件結構的橫截面視圖。
[0007]圖2是根據一個實施例的，在沿著預先確定的晶體取向對準的襯底上形成鰭部之后的類似于圖1的視圖。
[0008]圖3是根據一個實施例的，在絕緣層在鰭部之間沉積在襯底101上并且硬掩模被去除之后的類似于圖2的視圖。
[0009]圖4是根據一個實施例的，圖3中所示的電子器件結構的一部分的橫截面視圖。
[0010]圖5是根據一個實施例的類似于圖4的視圖，其示出修改在襯底上的絕緣層上方的鰭部以暴露沿著與第二晶體取向相對應的第二晶體平面對準的表面。
[0011 ]圖6是根據一個實施例的在鰭部已經被修改之后的類似于圖5的視圖。
[0012]圖7是根據另一實施例的，在絕緣層在鰭部之間沉積在襯底上并且硬掩模被去除之后的圖2中不出的電子器件結構的一部分的橫截面視圖。
[0013]圖8是根據另一實施例的，在鰭部被各向異性蝕刻之后的類似于圖7的視圖。
[0014]圖9是根據一個實施例的，在絕緣層凹進之后的類似于圖8的視圖。
[0015]圖10是根據一個實施例的，具有如圖6中所描繪的鰭部的電子器件結構的透視圖。
[0016]圖11是根據一個實施例的，具有如圖9中所描繪的鰭部的電子器件結構的透視圖。
[0017]圖12是根據一個實施例的，具有如圖8中所描繪的鰭部的電子器件結構的透視圖。
[0018]圖13是根據一個實施例的，在可選的成核/籽晶層沉積在沿著第二晶體取向對準的鰭部的表面上、器件層沉積在成核/籽晶層上以及極化感應層沉積在器件層上之后的類似于圖6的橫截面視圖。
[0019]圖14是根據一個實施例的，在可選的成核/籽晶層沉積在沿著第二晶體取向對準的鰭部的表面上、器件層沉積在成核/籽晶層上以及極化感應層沉積在器件層上之后的類似于圖9的橫截面視圖。
[0020]圖15是如圖16中所描繪的電子器件結構的透視圖。
[0021]圖16是根據另一實施例的，在器件層沉積在沿著第二晶體取向對準的鰭部的表面上、以及極化感應層沉積在器件層上之后的類似于圖6的橫截面視圖。
[0022]圖17是根據另一個實施例的，在可選的成核/籽晶層沉積在沿著第二晶體取向對準的鰭部的表面上、器件層沉積在成核/籽晶層上以及極化感應層沉積在器件層上之后的類似于圖6的橫截面視圖。
[0023]圖18Α-1、18Α-2和18A-3示出如在此描述的結構的實施例的橫截面掃描電子顯微鏡(XSEM)圖片。
[0024]圖18B-1、18B-2和18B-3示出根據一個實施例的，在鰭部已經在TMAH溶液中蝕刻相同時間之后，描繪具有不同尺寸的鰭部的圖片。
[0025]圖19是根據一個實施例的，示出利用高溫退火的鰭部的重新整形的圖片1901的視圖 1900。
[0026]圖20-1、20-2、21-1和21-2示出根據實施例的，II1-N材料層在像Si(Ill)的平面上的生長。
[0027]圖22示出根據一個實施例的計算裝置。
【具體實施方式】
[0028]在以下描述中，陳述了許多具體細節，諸如元件的具體材料、尺寸等，以便提供對如在此描述的實施例中的一個或多個的透徹理解。然而，將明顯的是，對于本領域普通技術人員來說，在沒有這些具體細節的情況下，可以實踐如在此描述的一個或多個實施例。在其他實例中，半導體制造工藝、技術、材料、設備等還未詳細描述以避免不必要地使該描述晦澀難懂。
[0029]雖然在附圖中描述和示出了特定示例性實施例，但將理解的是，這樣的實施例僅是說明性的并且不是限制性的，并且實施例不局限于所示和所描述的具體構造和布置，因為對本領域這些普通技術人員來說可以出現修改。
[0030]遍及說明書對“一個實施例”、“另一實施例”或“實施例”的引用意味著與該實施例結合描述的特定特征、結構或特性被包括在至少一個實施例中。因此，在遍及說明書的各種地方中諸如“一個實施例”以及“實施例”的短語的出現并不必然都指代相同實施例。此外，特定特征、結構或特性可以以任何合適方式組合在一個或多個實施例中。
[0031 ]而且，創造性方面處于少于單個所公開的實施例的全部特征中。因此，在詳細描述之后的權利要求由此明確地并入到該詳細描述中，其中每個權利要求作為分開的實施例獨立。雖然在此已經描述了示例性實施例，本領域技術人員將認識到這些示例性實施例可以利用如在此描述的修改和變更來實踐。因此，描述應視為是說明性的而不是限制性的。
[0032]在此描述了制造電子器件的方法和設備。在沿著第一晶體取向對準的襯底上的絕緣層上方的鰭部被修改以形成沿著第二晶體取向對準的表面。器件層沉積在鰭部的沿著第二晶體取向對準的表面上方。在至少一些實施例中，襯底包括硅，并且器件層包括II1-V材料。一般地，II1-V材料指代復合半導體材料，其包括周期表的族III元素中的至少一個，例如鋁(Al)、鎵(Ga)、銦(In)，以及周期表的族V元素中的至少一個，例如氮(N)、磷(P)、砷(As)、銻(Sb)。
[0033]在實施例中，描述了在Si(10)晶片上形成具有沿著〈111〉晶體取向((111)平面)對準的暴露表面的Si納米鰭部的方法。具有暴露(111)平面的Si納米鰭部(納米特征)為II1-V(例如，II1-氮化(N))外延層的外延生長提供了極好的模板。通常，II1-N外延層具有比對Si (100 )較小的對Si (111)的晶格失配。例如，Si (100 )上的GaN具有40%的晶格失配，而SiCll I)上的GaN具有?17%的晶格失配。Si (111)晶格單胞具有六邊形對稱性并且因此適合于也具有六邊形晶體結構的II1-N材料生長。這與具有立方晶格結構的Si(10)相反，并且因此生長六邊形GaN晶體可以導致在立方Si(10)單胞上取向六邊形GaN晶體的問題。
[0034]在此描述的至少一些實施例提及(Ill)Si納米特征在Si(10)上的創建，因此使得能夠實現II1-N材料在Si納米模板上改進的外延。納米模板使得能夠實現在外延生長期間自由表面弛豫的益處的利用，并且像鰭部的尺寸導致襯底順從性，其可以導致在沒有緩沖層的使用的情況下的II1-N材料的集成和II1-V材料在硅(100 )上的缺陷密度的減少。因為母晶片仍然是Si(10)，所以(Ill)Si納米特征在Si(10)上的創建對于芯片上系統(“SoC”)應用和其他電子器件系統兩者使得能夠實現II1-N在大型Si (100)晶片上的集成。
[0035]圖1不出根據一個實施例的電子器件結構的橫截面視圖100。電子器件結構包括襯底1I。在實施例中，襯底1I是具有沿著預先確定的晶體取向對準的頂表面103的襯底。
[0036]—般地，晶體學取向指的是晶體的方向鏈接節點(例如，原子、離子或分子)。晶體學平面通常指的是沿著晶體的晶體學取向鏈接節點(例如，原子、離子或分子)的平面。一般地，如電子器件制造領域的普通技術人員已知的，晶體學取向和晶體學平面由密勒指數(例如，〈100>、〈111>、〈110>以及其他密勒指數)限定。通常，晶體的某些方向和平面具有比該晶體的其他方向和平面更高的節點的密度。
[0037]在實施例中，襯底101包括具有沿著預先確定的晶體取向對準的頂表面的半導體材料，例如單晶硅(S i )、鍺(Ge )、硅鍺(S i Ge )、基于II1- V材料的材料，例如砷化鎵(“GaAs” )，或其任何組合。在一個實施例中，襯底101包括用于集成電路的金屬化互連層。在至少一些實施例中，襯底101包括電子器件，例如晶體管、存儲器、電容器、電阻器、光電子器件、開關和任何其他有源或無源電子器件，其由電絕緣層，例如層間電介質、溝槽絕緣層或電子器件制造領域的普通技術人員已知的任何其他絕緣層分離。在至少一些實施例中，襯底101包括配置為連接金屬化層的互連，例如通孔。
[0038]在實施例中，襯底101是包括塊較低襯底、中間絕緣層以及沿著例如〈100〉晶體取向的預先確定的晶體取向對準的頂部單晶層的絕緣體上半導體(SOI)襯底。頂部單晶層可以包括上面列出的任何材料，例如硅。
[0039 ] 在實施例中，襯底1I是沿著〈100>晶體取向(“S i (100 )”)對準的硅襯底。
[0040]圖2是根據一個實施例的，在沿著預先確定的晶體取向對準的襯底上形成鰭部之后的類似于圖1的視圖200。如圖2所示，鰭部，諸如鰭部103形成在襯底101上。如圖2所示，圖案化的硬掩模102沉積在襯底101上。硬掩模102可以使用電子器件制造領域的普通技術人員已知的圖案化和蝕