溝槽型超級結外延填充方法
【技術領域】
[0001]本發明涉及一種半導體集成電路制造工藝方法，特別是涉及一種溝槽型超級結外延填充方法。
【背景技術】
[0002]超級結為由形成于半導體襯底中的交替排列的P型薄層和N型薄層組成，現有超級結的制造方法中包括采用溝槽外延填充形成的方法以及采用多次外延加離子注入的形成方法。
[0003]多次外延加離子注入方法形成的超級結成本較高，工藝時間長。而采用溝槽外延填充形成的方法則成本相對低，生產效率高，在現有工藝中大多采用溝槽外延填充形成的方法形成超級結，由于這種方法是通過溝槽工藝制作超級結，故將形成的超級結稱為溝槽型超級結。如圖1所示，是現有溝槽型超級結的制造方法形成的超級結的結構示意圖；現有溝槽型超級結外延填充方法的步驟為:
[0004]首先、提供一半導體襯底如娃襯底，在娃半導體襯底表面形成N型外延層101，在N型外延層101的表面形成硬質掩膜層102。
[0005]其次、采用干法刻蝕工藝對硬質掩膜層102進行刻蝕形成溝槽的圖形。
[0006]之后、以硬質掩膜層102為掩膜對N型外延層101進行刻蝕形成溝槽103。
[0007]之后、然后利用外延填充(EPIFilling)的方式在刻出的溝槽103中填充P型外延層 104。
[0008]溝槽103深度較深，如30微米?50微米，故也稱深溝槽。現有外延填充工藝形成的P型外延層104—般為單一濃度，即從溝槽的底部到頂部摻雜濃度相同，都是采用在一定的溫度條件如950攝氏度下以一定速率通入硼烷氣體來實現摻雜，P型外延層104在溝槽103內從下往上生長，最后填滿整個溝槽103。
[0009]現有溝槽型超級結的制造方法形成的超級結所帶來的缺點是會使器件開關速度具有較快的值，從而使電磁干擾性能(EMI)性能較弱。
【發明內容】
[0010]本發明所要解決的技術問題是提供一種溝槽型超級結外延填充方法，能降低超級結形成的器件的開關速度、減少對外電磁干擾。
[0011]為解決上述技術問題，本發明提供的溝槽型超級結外延填充方法包括如下步驟:
[0012]步驟一、提供一半導體襯底，在所述半導體襯底表面形成有N型外延層。
[0013]步驟二、采用干法刻蝕工藝在所述N型外延層中形成多個溝槽。
[0014]步驟三、采用外延生長中在所述溝槽中填充P型外延層，由填充于所述溝槽中的所述P型外延層組成P型薄層，由所述溝槽之間的所述N型外延層組成N型薄層，所述N型薄層和所述P型薄層交替排列組成超級結。
[0015]所述P型外延層的外延生長過程中通過向所述溝槽中通入硼烷氣體實現P型摻雜；所述P型外延層由多個P型摻雜濃度不同的P型外延子層疊加形成，各所述P型外延子層的P型摻雜濃度通過調節所述硼烷氣體的通入速率調節，不同摻雜濃度的各所述P型外延子層使整個所述P型外延層形成層次結構，通過具有層次結構的所述P型外延層的設置來提高所述超級結的完全反偏的時間、降低開關速度，從而減少器件對外電磁干擾。
[0016]進一步的改進是，在保證所述P型外延層具有層次結構的條件下，以及保證所述N型薄層和所述P型薄層的電荷平衡的條件下，各所述P型外延子層的所述硼烷氣體的通入速率以及時間占比隨機設定。
[0017]進一步的改進是，在保證所述P型外延層具有層次結構的條件下，以及保證所述N型薄層和所述P型薄層的電荷平衡的條件下，將各所述P型外延子層的所述硼烷氣體的通入速率設定為大小不同的值，時間占比根據對應的所述P型外延子層所需厚度設定。
[0018]進一步的改進是，所述溝槽的深度為30微米?50微米。
[0019]進一步的改進是，步驟三中所述外延生長的溫度為950°C。
[0020]進一步的改進是，步驟二中形成所述溝槽包括如下分步驟:
[0021]步驟21、在所述N型外延層表面形成硬質掩模層。
[0022]步驟22、在所述硬質掩模層表面涂布光刻膠，進行光刻工藝將所述溝槽形成區域打開。
[0023]步驟23、以所述光刻膠為掩模對所述硬質掩模層進行刻蝕，該刻蝕工藝將所述溝槽形成區域的所述硬質掩模層去除、所述溝槽外的所述硬質掩模層保留。
[0024]步驟24、去除所述光刻膠，以所述硬質掩模層為掩模對所述N型外延層進行刻蝕形成所述溝槽。
[0025]進一步的改進是，所述硬質掩模層的組成材料為氧化層或氮化層。
[0026]本發明通過外延填充溝槽的工藝中對硼烷氣體的通入速率進行了特別的設定，通過改變硼烷氣體的通入速率來使形成的P型外延層具有由摻雜濃度不同的層次結構的P型外延子層疊加形成的層次結構，通過具有層次結構的所述P型外延層的設置來提高超級結的完全反偏的時間、降低開關速度，從而能降低電壓變化(dV/dt)和電流變化(dl/dt)劇烈程度，減少超級結器件對外電磁干擾。
[0027]另外，本發明通過改變外延填充中的硼烷氣體的通入速率即可實現提高超級結器件的電磁干擾性能的效果，工藝成本低。且本發明能夠在保證所述P型外延層具有層次結構的條件下，以及保證所述N型薄層和所述P型薄層的電荷平衡的條件下，對硼烷氣體的通入速率的大小值和時間占比能夠任意隨機設置，工藝實現起來非常容易。
【附圖說明】
[0028]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0029]圖1是現有溝槽型超級結的制造方法形成的超級結的結構示意圖；
[0030]圖2是本發明實施例方法的流程圖；
[0031 ]圖3是本發明實施例方法形成的超級結的結構示意圖。
【具體實施方式】
[0032]首先說明一下隨著超級結工藝的不斷改良，而產生的EMI問題:目前量產工藝的擴散電阻(RSP)已經可以做到接近1mohm.cm2。這帶來的是器件面積的大幅縮小，這在制作成本上是一個巨大的優勢。但由于器件面積的大幅縮小，也帶來了一些其他問題，EMI問題便是其中之一。EMI是由于器件縮小后，所有寄生電容也都因面積縮小而縮小，導致器件開關速度急劇增加，更高的dV/dt，dl/dt非常容易導致電路中的寄生電容電感產生震蕩，從而帶來超量的電磁輻射，即EMI問題。
[0033]現有方法中，溝槽填充形成的超級結的器件比采用多次外延生長加離子注入形成的超級結的器件的EMI問題更加突出。針對這兩者的區別，本申請創造性的將多次外延生長加離子注入所具有的多次外延