半導體器件和使用對準層制造半導體器件的方法
【技術領域】
[0001]本發明涉及半導體器件和使用對準層來制造半導體器件的方法。
【背景技術】
[0002]諸如功率半導體二極管、IGFET (絕緣柵場效應晶體管)和IGBT (絕緣柵雙極晶體管)之類的功率半導體器件通常是垂直器件，其在半導體管芯的正面處的第一表面與相對背面處的第二表面之間具有負載電流流動。從正面延伸到半導體管芯中的補償結構在阻斷模式下耗盡在半導體管芯中形成的漂移區。該補償結構允許在沒有對阻斷能力的不利影響的情況下在漂移區中有較高摻雜劑濃度。
[0003]期望改善半導體器件的器件特性。
【發明內容】
[0004]用獨立權利要求的主題來達到該目的。從屬權利要求涉及其它實施例。
[0005]根據實施例，一種制造半導體器件的方法包括形成從處理表面延伸到半導體層中的第一溝槽。在處理表面上形成在第一溝槽的相對于處理表面的垂直投影中具有掩膜凹陷的對準層。掩膜凹陷的側壁具有比第一溝槽的側壁更小的相對于處理表面的傾角。掩膜凹陷填充有輔助材料。在第一溝槽之間的臺面區段中形成用于柵極結構的柵極溝槽，其中，該輔助材料被用作蝕刻掩膜。
[0006]根據另一實施例，半導體器件包括從半導體部分的第一表面延伸到相鄰場電極結構之間的臺面區段的柵極結構。在第一表面上形成對準層，其中，該對準層在場電極結構的部分的相對于第一表面的垂直投影中包括掩膜凹陷。掩膜凹陷的側壁具有比場電極結構的側壁更小的相對于處理表面的傾角。柵極結構在相鄰掩膜凹陷之間的間隙的垂直投影中。
[0007]本領域的技術人員在閱讀以下詳細描述和觀看附圖時將認識到附加特征和優點。
【附圖說明】
[0008]附圖被包括以提供本發明的進一步理解并結合在本說明書中且構成本說明書的部分。附圖圖示出本發明的實施例并連同本描述一起用于解釋本發明的原理。將很容易認識到本發明的其它實施例和預期優點，因為通過參考以下詳細描述它們變得更好理解。
[0009]圖1A是在形成第一溝槽之后的用于圖示出根據實施例的制造半導體器件的方法的半導體襯底的部分的示意性橫截面視圖。
[0010]圖1B是形成在第一溝槽的垂直投影中具有掩蔽凹陷的對準層之后的圖1A的半導體襯底部分的示意性橫截面視圖。
[0011]圖1C是形成被自對準到第一溝槽的柵極溝槽之后的圖1B的半導體襯底部分的示意性橫截面視圖。
[0012]圖2是根據實施例的通過如圖1A至IC中所示的制造方法獲得的半導體器件的部分的示意性橫截面視圖。
[0013]圖3A是在形成場電極結構之后的關于補償結構的用于圖示根據實施例的制造半導體器件的方法的半導體襯底的部分的示意性橫截面視圖。
[0014]圖3B是形成源極和主體阱之后的圖3A的半導體襯底部分的示意性橫截面視圖。
[0015]圖3C是在晶體管單元區中的場電介質中形成凹處(recess)之后的圖3B的半導體襯底部分的示意性橫截面視圖。
[0016]圖3D是形成主體接觸區之后的圖3C的半導體襯底部分的示意性橫截面視圖。
[0017]圖3E是在凹處中沉積導電材料以形成掩埋接點之后的圖3D的半導體襯底部分的示意性橫截面視圖。
[0018]圖3F是形成在掩埋接點的垂直投影中具有掩膜凹陷的對準層之后的圖3E的半導體襯底部分的示意性橫截面視圖。
[0019]圖3G是用輔助材料填充掩膜凹陷之后的圖3F的半導體襯底部分的示意性橫截面視圖。
[0020]圖3H是在掩膜凹陷之間的對準層中形成掩膜開口之后的圖3G的半導體襯底部分的示意性橫截面視圖。
[0021]圖31是在掩膜開口的垂直投影中形成柵極溝槽之后的圖3H的半導體襯底部分的示意性橫截面視圖。
[0022]圖3J是在柵極溝槽中形成柵極結構之后的圖31的半導體襯底部分的示意性橫截面視圖。
[0023]圖3K是形成用于場電極接點的蝕刻掩膜之后的圖3J的半導體襯底部分的示意性橫截面視圖。
[0024]圖4A是包括通過圖3A至3K中所示的方法獲得的場電極結構的半導體器件的部分的示意性橫截面視圖。
[0025]圖4B是與條狀柵極和場電極有關的根據實施例的沿著線1-1的圖4A的半導體器件的示意性水平橫截面視圖。
[0026]圖4C是與條狀柵極電極和布置成行的針狀場電極有關的根據實施例的沿著線1-1的圖4A的半導體器件的示意性水平橫截面視圖。
[0027]圖4D是與具有在網格的網孔中形成的針狀場電極結構的網格狀柵極結構有關的根據實施例的沿著線1-1的圖4A的半導體器件的示意性水平橫截面視圖。
[0028]圖4E是與自對準柵極接點有關的根據實施例的在與圖4A的橫截面平面平行的平面中的圖4A的半導體器件的過渡區的部分的示意性垂直橫截面視圖。
[0029]圖5是根據另一實施例的用于制造半導體器件的方法的簡化流程圖。
【具體實施方式】
[0030]在以下詳細描述中，對附圖進行參考，附圖形成詳細描述的部分，并且在附圖中以圖示的方式示出了其中可實施本發明的特定實施例。應理解的是在不脫離本發明的范圍的情況下，可利用其他實施例，并且可進行結構或邏輯改變。例如，可在其它實施例上或與其它實施例相結合地使用針對一個實施例示出或描述的特征以又提供另一實施例。意圖在于本發明包括此類修改和變更。使用特定語言來描述示例，這不應被理解為限制所附權利要求的范圍。附圖并未按比例且僅僅用于說明性目的。為了清楚起見，如果沒有另外陳述，在不同的圖中通過相應的附圖標記來指定相同的元件。
[0031]術語“具有”、“包含”、“包括”等是開放式的，并且該術語指示所述結構、元件或特征的存在而不排出附加的元件或特征。冠詞“一”、“一個”和“該”意圖包括復數以及單數，除非上下文另外清楚地指明。
[0032]術語“電連接”描述了電連接元件之間的永久低歐姆連接，例如在有關元件之間的直接接觸或經由金屬和/或高摻雜的半導體的低歐姆連接。術語“電耦合”包括一個或多個適配用于信號傳輸的(一個或多個)中間元件可以提供在電耦合元件之間，例如可控制以在第一狀態暫時提供低歐姆連接和在第二狀態暫時提供高歐姆電去耦的元件。
[0033]附圖通過緊挨著摻雜類型“η”或“p”指示或“ + ”圖示相對的摻雜濃度。例如，“η ”指示比“η”摻雜區的摻雜濃度低的摻雜濃度，而“η+”摻雜區具有比“η”摻雜區更高的摻雜濃度。相同的相對摻雜濃度的摻雜區不一定具有相同的絕對摻雜濃度。例如，兩個不同的“η”摻雜區可以具有相同或不同的絕對摻雜濃度。
[0034]圖1A至IC圖示出提供被自對準到先前形成的表面下結構的柵極結構的過程序列，其中，舉例來說，表面下結構可以是補償結構或補償結構的部分。如在下文中使用的術語“自對準”指示柵極結構相對于該表面下結構的位置并未經受兩個或更多個光刻掩膜之間的可能的不對準。替代地，柵極結構相對于表面下結構的位置由包括沉積和蝕刻過程的非光刻圖案化過程限定。
[0035]圖1A中所示的半導體襯底500a包括單晶半導體材料的半導體層10a或由其組成。舉例來說，單晶半導體材料可以是娃(Si )、碳化娃(SiC)、鍺(Ge )、娃鍺晶體(SiGe )、氮化鎵(GaN)或砷化鎵(GaAs)或另一々…!^半導體。除半導體層10a之外，半導體襯底500a還可包括半導體和電介質層。根據實施例，半導體襯底500a是娃晶片，其中，半導體層10a可以是通過切割硅晶體而獲得或者完全或部分地通過在單晶襯底上的外延生長而生長的硅盤。半導體層10a可包括為不同導電性類型或者為同一導電性類型但在平均摻雜濃度方面不同的兩個或更多個子層。
[0036]半導體層10a在半導體襯底500a的正面處形成平面處理表面101a。處理表面1la的法線定義垂直方向。與垂直方向正交的方向是水平方向。
[0037]第一溝槽162從被處理表面1la跨越的平面延伸到半導體層10a中。相鄰第一溝槽162之間的半導體層10a的部分形成臺面區段170。第一溝槽162的寬度wR和相鄰第一溝槽162之間的距離wM由施加的光刻過程限定。
[0038]第一溝槽162可以是蝕刻到半導體層10a中的溝槽。根據其它實施例，可通過使先前在半導體層10a中形成的表面下結構160a或表面下結構160a的部分凹進來形成第一溝槽162。表面下結構160a可以是例如接觸結構之類的導電結構或者例如器件隔離之類的絕緣體結構。根據其它實施例，表面下結構160a是由不同材料的子結構(諸如第