用于嵌入式存儲器和邏輯技術的垂直晶體管器件的制作方法
【技術領域】
[0001]本發明的實施例涉及半導體器件的領域，并且具體而言涉及用于嵌入式存儲器和邏輯技術的垂直晶體管器件。
【背景技術】
[0002]對于過去的幾十年，集成電路中特征的縮放已經成為不斷增長的半導體產業背后的驅動力。縮放到越來越小的特征實現了功能單元在半導體芯片的有限基板面上的密度增大。例如，縮小的晶體管尺寸允許在芯片上并入的存儲器器件數量增大，從而導致產品的制造具有的容量增大。然而，對不斷增大的容量的驅動并非沒有問題。優化每個器件的性能的必要性變得越來越重要。
[0003]經典的晶體管縮放使得設計具有較高驅動電流和/或較低泄漏電流的晶體管越來越困難。平面晶體管遭受難以構建非對稱晶體管的缺點，在所述非對稱晶體管中，源極的設計可以與晶體管的溝道和漏極端處的設計獨立。
【附圖說明】
[0004]圖1示出了根據本發明的一個實施例的具有從溝道的源極端到溝道的漏極端而變化的有效質量的垂直晶體管器件。
[0005]圖2示出了根據本發明的一個實施例的具有從溝道的源極端到溝道的漏極端而變化的有效質量的垂直晶體管器件100的仿真。
[0006]圖3示出了常規的垂直晶體管器件。
[0007]圖4A示出了根據本發明的一個實施例的形成垂直晶體管器件的方法。
[0008]圖4B示出了根據本發明的一個實施例的晶體管層的垂直疊置體401。
[0009]圖4C示出了根據本發明的一個實施例的垂直晶體管器件450。
[0010]圖4D示出了根據本發明的一個實施例的垂直晶體管器件470。
[0011]圖5A示出了根據本發明的一個實施例的晶體管層的垂直疊置體500。
[0012]圖5B示出了根據本發明的一個實施例的垂直晶體管器件550。
[0013]圖5C示出了根據本發明的一個實施例的垂直晶體管器件570。
[0014]總體上，圖6示出了根據本發明的一個實施例的垂直晶體管器件600。
[0015]總體上，圖7示出了根據本發明的一個實施例的垂直晶體管器件700。
[0016]總體上，圖8示出了根據本發明的一個實施例的垂直晶體管器件800。
[0017]總體上，圖9示出了根據本發明的一個實施例的垂直晶體管器件900。
[0018]總體上，圖1OA示出了根據本發明的一個實施例的具有類晶閘管架構的垂直晶體管器件1000。
[0019]總體上，圖1OB示出了根據本發明的一個實施例的具有類晶閘管架構的垂直晶體管器件1000的電流特性。
[0020]圖11示出了在WFl與WF2相同時的能帶隙。[0021 ]圖12示出了根據一個實施例的在WFl與WF2不同時的能帶隙。
[0022]圖13示出了根據本發明的一個實施例的垂直晶體管器件1300。
[0023]圖14示出了根據一個實施例的顯示柵極中的功函數的變化的圖表。
[0024]圖15示出了根據本發明的一個實施方式的計算設備。
【具體實施方式】
[0025]描述了對垂直場效應晶體管的設計。在以下說明書中，闡述了許多具體細節，例如具體的集成和材料機制，以便提供對本發明的實施例的透徹理解。對本領域技術人員將顯而易見的是，本發明的實施例可以在沒有這些具體細節的情況下得以實踐。在其它實例中，并未詳細描述諸如集成電路設計布局的公知的特征，以免不必要地使本發明的實施例難以理解。此外，應當理解的是，附圖中所示出的各個實施例是說明性的表示，并且不必按比例來繪制。
[0026]在一個實施例中，垂直晶體管器件包括可以獨立控制的溝道、源極區以及漏極區。采用使溝道的源極端可以在組分上與溝道和溝道的漏極端顯著不同的受控的方式將變化引入垂直晶體管器件的溝道中。該垂直晶體管器件在不增加截止狀態泄漏電流的情況下增加驅動電流，或者在不顯著減小器件的驅動電流的情況下減小截止狀態泄漏電流。垂直晶體管器件可以包括在源極端處的增強的注入速度層、通過對溝道使用不同的材料(與源極區和漏極區相比)而應變的溝道、或通過使用單一溝道材料或具有沿著溝道從源極端到漏極端變化的組分的材料而在源極端與漏極端之間單調地應變的溝道。垂直晶體管器件可以包括具有源極注入區和如以上所述的一個或多個溝道變化兩者的溝道。這些變化可以實施在IV族材料(例如，S 1、Ge、S i Ge等)或II1-V族材料或IV族材料與111 -V族材料的組合中。垂直晶體管器件還可以在從溝道的源極端移動到溝道的漏極端時改變柵極的功函數。總體上，本文所描述的實施例可以適于用于嵌入式存儲器和具有低功率應用的邏輯器件的高性能或縮放的晶體管。
[0027]圖1示出了根據本發明的一個實施例的具有從溝道的源極端到溝道的漏極端變化的有效質量的垂直晶體管器件。垂直晶體管器件100包括源極區100、溝道120、漏極區130、柵極區140、以及電介質區150。在一個實施例中，源極區100具有有效質量材料Meff2，并且溝道和漏極區具有不同的有效質量材料Meffl Jeff 2比Meffl具有更高的有效質量(例如，Meff可以近似等于2*Meffl)。更高的有效質量意味著更高的態密度，這會導致更多的電子注入到溝道中并且導致更多的漏極電流。柵極長度可以固定在15納米(nm)，而本體厚度122近似為5nm。
[0028]圖2示出了根據本發明的一個實施例的具有從溝道的源極端到溝道的漏極端變化的有效質量的垂直晶體管器件100的仿真。可以利用器件100的非平衡格林函數(NEGF)量子輸運來執行該仿真。曲線210表示在整個源極、溝道和漏極區上的具有Meffl的控制晶體管的特性。曲線220表不晶體管100，在該晶體管100中，源極區具有$父尚的有效質量(例如，Meff2)而溝道和漏極區具有較低的有效質量(例如，MeffI)。具有不同有效質量的晶體管的曲線220在Vg等于0.5伏特的情況下具有比控制晶體管的驅動電流(ID)大近似50%的驅動電流。與曲線210相比，曲線220具有近似相同或相同的截止狀態泄漏電流。
[0029]圖3示出了常規的垂直晶體管器件。器件300包括襯底302(底部接觸部)、n+源極區310、p型溝道區320、n+漏極區332、頂部接觸部340、以及柵極區341。該器件300可以通過以下方式進行制造:首先利用離子注入對η+漏極區進行摻雜、對垂直柱體進行蝕刻、利用另一種離子注入對η+源極區310和襯底進行摻雜、以及形成柵極區342。溝道區在溝道的源極端和漏極端處幾乎完全相同。所注入的離子可以在所注入的層中具有分布(例如，高斯)，并且可能具有由注入引起的缺陷。將需要諸如高溫1000C摻雜劑激活快速熱退火之類的退火來修復注入損傷中的一些注入損傷并且激活摻雜劑。所得到的注入離子分布通常為寬泛的。
[0030]圖4a示出了根據本發明的一個實施例的形成垂直晶體管器件的方法。在方框403，方法400包括在襯底(例如，底部接觸部)上沉積(例如，外延的、CVD,MO-CVD、PVD、ALD等)源極層或漏極層(例如，例如，η+硅)ο在方框404，在源極層或漏極層上沉積(例如，外延的、CVD、M0-CVD、PVD、ALD等)溝道層(例如，p型)。在方框405，在溝道層上沉積(例如，外延的、CVD ,MO-CVD、PVD、ALD等)漏極層或源極層(例如，η+硅)。在方框406，在漏極層或源極層上沉積頂部接觸部。在方框407，執行一個或多個光刻操作以用于將所沉積的層圖案化。一個或多個光致抗蝕劑或硬掩蔽層(例如，氮化物、氧化物)可以用于將所沉積的層圖案化。在方框408，對頂部接觸部、漏極層或源極層、溝道層、以及源極層或漏極層進行蝕刻以形成無注入的垂直疊置體，該垂直疊置體包括頂部接觸部區、具有側壁的漏極區(或具有側壁的源極區)、具有側壁的溝道區、以及沉積在襯底上的具有側壁的源極區(或具有側壁的漏極區)。在方框409，對柵極層進行沉積與蝕刻，以形成圍繞暴露的溝道區側壁的柵極區。由于疊置體被構建為從襯底到源極到溝道到漏極(或從襯底到漏極到溝道到源極)，所以該方法400為對晶體管本身的制造的控制提供了實踐上單層控制。如在圖4Β和4C中所示，垂直晶體管器件具有垂直朝向晶體襯底402的表平面的縱向軸。溝道層的沉積可以包括修改生長條件以使得半導體組分跨溝道半導體層的厚度而變化。
[0031]圖4Β示出了根據本發明的一個實施例的晶體管層的垂直疊置體401。源極層410(例如，η+硅)沉積(例如，外延的、CVD ,MO-CVD、PVD、ALD等)在襯底402 (例如，底部接觸部)上。溝道層420 (例如，P型)沉積(例如，外延的、CVD, MO-CVD、PVD、ALD等)在源極層410上。漏極層430 (例如，η+硅)沉積(例如，外延的、CVD、M0-CVD、PVD、ALD等)在溝道層420上。頂部接觸部440沉積在漏極層430上。在另一個實施例中，交換漏極層和源極層(即，漏極層430沉積在襯底上，溝道層420沉積在漏極層430上，源極層410沉積在溝道層420上，以及頂部接觸部沉積在源極層410上)。
[0032]圖4C不出了根據本發明的一個實施例的垂直晶體管器件450。在一個或多個光刻操作之后，對圖4B中的垂直疊置體400的頂部接觸部、漏極層、溝道層、以及源極層進行蝕亥IJ，以形成無注入的垂直疊置體，該垂直疊置體包括頂部接觸部區441、漏極區431、具有側壁422-425的溝道區421、以及設置在襯底402上的源極區411。垂直晶體管器件450具有垂直朝向晶體襯底402的表平面的縱向軸461。在另一個實施例中，交換漏極層和源極層(S卩，無注入的垂直疊置體包括頂部接觸部區4