使用穿板中介體的低封裝寄生電感的制作方法
【專利說明】使用穿板中介體的低封裝寄生電感
[0001 ] 公開領域
[0002]本公開的各方面一般涉及半導體封裝，并且尤其涉及具有低寄生電感及等效串聯電感的半導體封裝。
【背景技術】
[0003]集成電路(IC)被制造在晶片上。通常，這些晶片是半導體材料(例如，硅)。通過研究和開發努力，構成IC的晶體管的尺寸已經減小，并且因此供應給這些晶體管的電壓也減小。
[0004]IC通常被耦合到作為用于該IC的功率遞送網絡的一部分的穩壓器。穩壓器將電源電壓轉換成IC所使用的較低電壓。穩壓器確保可預測的電源被提供給1C。
[0005]然而，隨著IC的晶體管導通和截止，電源上的負載快速地變化，這給穩壓器提出了附加需求。穩壓器與IC之間的距離導致了長響應時間，從而阻止了穩壓器即時為IC增加功率，特別是在晶體管每秒導通和截止數百萬或數十億次時。解耦電容器為供應給IC的功率提供附加的穩定性。
[0006]緊鄰IC附設的解耦電容器為IC提供即時電流。隨著對電源的需求快速變化，該電容器提供附加的功率并且能夠在稍后的時間當功率需求降低時重新充電。解耦電容器允許IC以消費者所期望的高頻以及計算速度來操作。然而，隨著晶體管尺寸減小以及晶體管密度增加，在IC上找到用于解耦電容器的面積變得艱難。
[0007]解耦IC的一個配置將解耦電容器直接放置在IC管芯上。然而，將解耦電容器直接放置在IC管芯上占據了原本可用于有效電路系統的管芯面積。附加地，將解耦電容器制造在管芯上涉及附加的制造時間，這增加了制造成本。
[0008]作為一個示例，IC中所使用的常規解耦電容器是薄膜電容器。薄膜電容器可在制造期間以附加的成本被制造在晶片上。這些電容器通常是介電材料繼之以導體的交替層。雖然薄膜電容器是簡單結構，但是電容很大程度上由并聯的串聯電容數目來確定。然而，隨著更多電容被添加，薄膜電容器結構的高度增加。
[0009]金屬-絕緣體-金屬(MIM)電容器可以被制造成符合比薄膜電容器更小的高度約束。當封裝這些電容器時，高度可能是重要的考慮因素。此外，M頂電容器在設計功率遞送網絡中的等效串聯電感(ESL)和等效串聯電阻(ESR)中提供了比薄膜電容器更多的靈活性。
[0010]隨著封裝在大小上縮小以符合移動設備中呈現的較小形狀因子，封裝上可用的空間減小。附加地，因為電路以較高頻率操作，所以要求有較高的電容以確保電路系統和晶體管的恰當操作。
[0011]例如，因為IC以較高頻率操作，所以它們受到功率遞送網絡的總特征阻抗的影響。總特征阻抗受到解耦電容器中的跡線的電感(即，寄生電感)以及解耦電容器的等效串聯電感(ESL)的影響。傳統IC布置中的寄生電感可以高達10pH或更多，而解耦電容器的等效串聯電感可以尚達400pH或更多。
[0012]半導體封裝的常規布置的一個問題在于功率遞送網絡的阻抗靈敏度受到所經受的總電感的影響。例如，存在功率遞送網絡所經受的總電感所引起的在一百兆赫茲的頻率周圍的強諧振峰值。當IC中的晶體管開始切換時，需要功率遞送網絡來供應電流。因為該電流流過功率遞送網絡的阻抗，所以電源電壓可能波動，從而損害供應給IC的功率的穩定性。受損害的穩定性會導致IC的操作降級。
[0013]由此，需要用于減小半導體封裝中的總特征阻抗的改進的裝置和方法。
[0014]概述
[0015]例如，本發明的各示例實施例涉及用于芯片組中的中介體的裝置、系統、方法和計算機可讀介質。該中介體包括納入于其中的多層薄膜電容器以減小芯片組中的寄生電感。功率端子和接地端子以交錯圖案來布置以消除導電通孔之間的磁場，從而減小等效串聯電感(ESL)0
[0016]在一個或多個實現中，該中介體包括由以交錯圖案布置的多個功率端子和接地端子形成的多個多層薄膜電容器。該中介體還包括配置成將該交錯圖案耦合在第一組觸點與第二組觸點之間的多個導電通孔，其中第一組觸點具有小于第二組觸點的間距。該多個多層薄膜電容器被布置在第一組觸點與該多個導電通孔之間。
[0017]該中介體可包括形成在該多個導電通孔與第二組觸點之間的第二多個多層薄膜電容器。該多個多層薄膜電容器可以用金屬-絕緣體-金屬(ΜΠΟ配置形成。該多個多層薄膜電容器可包括多個溝槽電容器。該中介體可以是穿玻通孔(TGV)中介體。該中介體可以是穿硅通孔(TSV)中介體。該中介體可以是陶瓷中介體。該中介體可以是有機中介體。該多個多層薄膜電容器可包括多個溝槽電容器。
[0018]在一個或多個實現中，一種系統包括具有第一側和第二側的中介體。該中介體包括由以交錯圖案布置的多個功率端子和接地端子形成的多個多層薄膜電容器。該中介體還包括配置成將該交錯圖案耦合在第一組觸點與第二組觸點之間的多個導電通孔。該系統還包括布置在中介體上的管芯。
[0019]第一組觸點可以具有比第二組觸點小的間距。該多個多層薄膜電容器被布置在第一組觸點與該多個導電通孔之間。該系統還可包括形成在該多個導電通孔與第二組觸點之間的第二多個多層薄膜電容器。該多個多層薄膜電容器可以用金屬-絕緣體-金屬(MIM)配置形成。該多個多層薄膜電容器可包括多個溝槽電容器。該管芯可以是觸發器。該系統可進一步包括布置在中介體的第二側上的基板。該交錯圖案可以是逐行和/或逐列交錯圖案中的至少一者。
[0020]在一個或多個實現中，一種制作中介體的方法包括以交錯圖案提供多個功率端子和接地端子。該方法還包括將多個導電通孔耦合到該多個功率端子和接地端子以形成多個多層薄膜電容器。該方法進一步包括將該交錯圖案以及該多個導電通孔耦合在第一組觸點與第二組觸點之間。
[0021]第一組觸點可以具有比第二組觸點小的間距。該多個多層薄膜電容器可以用金屬-絕緣體-金屬(MIM)配置形成。該交錯圖案可以是逐行和/或逐列交錯圖案。該多個多層薄膜電容器可包括多個溝槽電容器。該多個導電通孔可以是穿玻通孔(TGV)和/或穿硅通孔(TSV)。形成該多個導電通孔可以用陶瓷材料、有機材料、玻璃材料和/或硅來執行。
[0022]在一個或多個實現中，一種計算機可讀存儲介質包括數據，該數據在由機器訪問時使機器執行如本文中所描述的制作中介體的方法。該計算機可讀存儲介質可以是非瞬態的。
[0023]附圖簡述
[0024]給出附圖以幫助對本發明實施例進行描述，且提供附圖僅用于解說實施例而非對其進行限定。
[0025]圖1A是常規IC封裝的截面表示。
[0026]圖1B是圖1A中所描繪的IC封裝的模擬集總電路模型的示意圖。
[0027]圖1C是根據本文所描述的技術的一個或多個實現的功率遞送網絡阻抗模擬的阻抗曲線的圖形表示。
[0028]圖2示出了根據本文所描述的技術的一個或多個實現的集成電路(IC)的截面表不O
[0029]圖3解說了根據本文所描述的技術的一個或多個實現的具有交錯功率和接地圖案的中介體的俯視圖。
[0030]圖4示出了根據本文所描述的技術的一個或多個金屬-絕緣體-金屬(MM)實現的具有交錯功率和接地圖案的中介體的截面表示。
[0031]圖5示出了根據本文所描述的技術的一個或多個金屬-絕緣體-金屬(MIM)實現的兩層中介體的截面表示。