在溝槽式功率器件中改善終端區低擊穿電壓的方法
【技術領域】
[0001]本發明涉及一種用于功率轉換的M0SFET半導體器件，更確切的說，本發明旨在提供具有較好非鉗位感性開關切換能力的溝槽式功率半導體器件，改善溝槽式功率半導體器件在終端區的低雪崩擊穿能力并提供制備該器件的方法。
【背景技術】
[0002]在功率轉換器件中，基于晶體管單元密度和其他各種優勢的考慮，柵極可以形成在自半導體硅襯底的表面向下延伸的溝槽之中，典型的例子就是溝槽式M0SFET，其他的例如還包括溝槽式的絕緣柵極雙極晶體管等，它們有一個公共的特征，就是都包括各類具有各種功能的溝槽，但出于器件自身結構的特性，某些時候，終端區的溝槽底部處的電場強度顯示出為器件的最大電場密度，在電壓升高到器件進入雪崩的點上，在溝槽的角部發生雪崩擊穿而出現碰撞電離，會發生擊穿產生雪崩電流。雪崩擊穿一般容易導致熱載流子效應，當接近柵極氧化層處發生擊穿時，一個不良后果是熱載流子可以被捕獲注入至柵極氧化層，這可以損傷或斷裂柵極氧化層，誘發功率器件長期的可靠性問題。此外，這樣的溝槽常常成為器件達到高擊穿電壓的限制因素。
[0003]一般而言，如果在低電流水平雪崩擊穿期間，終端區發生擊穿不會過大的妨礙器件的性能，此時器件無需擔憂安全工作問題。但是一旦在一些特殊的工作期間，例如非鉗位感性開關切換期間，由于電路系統中電感的電流不會突變，導致器件往往要承受一些比較大的電壓強度，相當于器件處于高電流水平雪崩擊穿事件期間，面積有限的終端區很可能將無法安全有效地處理功率損耗，因為一個功率器件不可能消減器件有效晶體管單元的面積而無限地給終端區分配過大的面積，而后果就是，終端區的擊穿會作為一個負面效應來影響了器件的安全工作區域(S0A)，這都是我們所不期望發生的。尤其是有源區的柵極溝槽和終端區的端接溝槽深度不一致時，終端區將擊穿電壓鉗制的一個很低的水平。
[0004]正是鑒于現有技術所面臨的該等各種棘手難題，本發明認為很有必要將器件限定在安全工作區域S0A和設定在最優的非鉗位感性開關UIS條件下，重新調整分布于器件的電場強度，使功率轉換器件具備較佳的S0A和良好的UIS能力，所以本發明就是在這一前提下提出了后續內容中的各項實施方案。
【發明內容】
[0005]在一個實施例中，本發明揭示了一種溝槽式功率半導體器件的制備方法，包括以下步驟:提供一個半導體襯底，包含底部襯底及位于底部襯底上方的外延層；刻蝕外延層，為第一次刻蝕步驟，形成有源區的具第一深度的有源溝槽，和同步形成終端區的具預期深度的端接溝槽，此時第一深度值比該端接溝槽的預期深度值小；然后再利用一個掩膜覆蓋在端接溝槽上但暴露出有源溝槽；并繼續實施刻蝕的步驟以增加有源溝槽的深度，為第二次刻蝕步驟，獲得預期的具第二深度的有源溝槽；其中第二深度與端接溝槽的預期深度之間的差值，比第一深度與端接溝槽的預期深度之間的差值要小。
[0006]上述方法，刻蝕外延層的步驟中，先設置一個硬質掩膜層覆蓋在半導體襯底之上并形成其中的開口 ；用于刻蝕制備有源溝槽的開口的尺寸，比用于刻蝕制備端接溝槽的開口的尺寸要小，使端接溝槽比有源溝槽要寬，并籍由形成端接溝槽的刻蝕速率比形成有源溝槽的刻蝕速率快，使端接溝槽的預期深度比第一深度更深。
[0007]上述方法，還包括:在有源溝槽、端接溝槽各自的底部及側壁內襯絕緣層，并填充導電材料至有源溝槽、端接溝槽內；回刻導電材料，僅保留有源溝槽、端接溝槽各自下部的導電材料；填充絕緣材料至有源溝槽、端接溝槽各自的上部；回刻有源溝槽內的絕緣材料，和回刻終端區的一個端接溝槽內靠近有源區一側的一部分絕緣材料，同時保留有源溝槽、端接溝槽各自下部的導電材料之上的一個絕緣隔離層；在有源溝槽、端接溝槽各自上部裸露的側壁上覆蓋另一個絕緣層，并再次填充導電材料至有源溝槽、端接溝槽各自的上部。
[0008]上述方法，還包括:植入與半導體襯底導電類型相反的離子至外延層的頂部，形成一本體層至少圍繞在有源溝槽上部的側壁周圍，和隨后植入與半導體襯底導電類型相同的離子至本體層的頂部，形成一個頂部摻雜層。
[0009]上述方法，填充絕緣材料至有源溝槽、端接溝槽各自的上部之后，終端區中端接溝槽的上部填充的絕緣材料靠近終端區的一部分被一個掩膜遮擋，但端接溝槽的上部填充的絕緣材料靠近有源區的另一部分卻從該掩膜中予以暴露出來，以使端接溝槽上部填充的導電材料向有源區偏移。
[0010]上述方法，執行第二次刻蝕加深有源溝槽的深度的步驟中，降低端接溝槽的預期深度和有源溝槽具有的第二深度兩者間的差異，使它們的差值接近于0，用于抑制終端區中的靠近有源區的一個端接溝槽底部拐角處誘發的雪崩擊穿。
[0011]在另一個實施例中，本發明公開了一種溝槽式功率半導體器件，包括:一個半導體襯底，半導體襯底包含底部襯底及位于底部襯底上方的外延層；位于終端區的外延層中的第一溝槽和位于有源區的外延層中的第二溝槽；第二溝槽的寬度比第一溝槽要窄并且第二溝槽的深度不小于第一溝槽的深度。
[0012]上述溝槽式功率半導體器件，當發生雪崩擊穿時，雪崩擊穿發生在有源區。
[0013]上述溝槽式功率半導體器件，例如端接溝槽的第一溝槽和例如有源溝槽的第二溝槽具有相同的深度。
[0014]上述溝槽式功率半導體器件，第一溝槽側壁上附著有一層比第二溝槽側壁上設置的柵極氧化層要厚的氧化層。
[0015]上述溝槽式功率半導體器件，與外延層導電類型相反的一個本體區在第一溝槽和第二溝槽之間的外延層中延伸。
[0016]上述溝槽式功率半導體器件，與本體區導電類型相反的一個源極區在第一溝槽和第二溝槽之間延伸，位于本體區頂部。
[0017]上述溝槽式功率半導體器件，本體區及源極區圍繞在第一溝槽兩側。
[0018]上述溝槽式功率半導體器件，本體區及源極區圍繞在第二溝槽兩側。
【附圖說明】
[0019]參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用于說明和闡述，并不構成對本發明范圍的限制。
[0020]圖1A?10是本發明制備溝槽式M0SFET器件的方法流程示意圖。
[0021]圖2是有源溝槽和端接溝槽之間具有深度差值的結構示意圖。
【具體實施方式】
[0022]圖1Α中，在溝槽式M0SFET器件中，半導體襯底包括一個重摻雜的底部襯底100，和包括相對底部襯底100摻雜濃度要低很多的外延層110，它們的導電摻雜類型相同，后續內容以外延生長在Ν+型襯底100上的Ν-型外延層110作為示范進行說明。以圖中一個帶有開口圖案101、102的硬質掩膜層120作為刻蝕掩膜，對外延層110實施各向異性的干法刻蝕，來制備和定義有源區或終端區的溝槽，如圖1Β，分別刻蝕形成從外延層110的上表面向下延伸的至少一個端接溝槽111和多個有源溝槽112，它們的底部終止在外延層110中。在剖面