低成本晶圓級芯片尺寸硅通孔互連結構及其制備方法
【技術領域】
[0001]本發明涉及半導體封裝技術領域，具體是涉及一種低成本晶圓級芯片尺寸硅通孔互連結構及其制備方法。
【背景技術】
[0002]隨著物聯網，智能移動終端小型化、多功能化的需求，、三維集成，特別是基于硅通孔(TSV)的晶圓級封裝技術扮演越來越重要的角色。
[0003]中國專利201520550505.5提出一種硅通孔互連結構，包括硅基體和若干個硅通孔，所述硅基體的上面設置半導體工藝層，所述硅通孔上下貫穿硅基體，并填充金屬形成金屬柱，所述金屬柱與半導體工藝層形成電氣連通，所述金屬柱與硅通孔的內壁之間設置鈍化層I，在金屬柱和鈍化層的的下表面設置金屬塊，金屬塊將硅通孔完全覆蓋，在金屬塊周圍和硅基體的下表面覆蓋鈍化層II，并設置金屬塊開口露出金屬塊的下表面，在鈍化層II上選擇性的重布線金屬層，并在再布線金屬層的表面覆蓋保護層，開設保護層開口，該方案能夠很好的解決之前將金屬柱露出采用化學-機械拋光造成的漏電問題，同時提高了封裝的可靠性。但是該工藝復雜，成本高，對于不是金屬柱的結構不再適用。
[0004]中國專利201210570600.2公開了一種基于化學鍍鎳合金的通孔填充方法及其應用，首先在基體上制備通孔，然后在通孔的側壁表面上直接或間接地通過化學鍍的方法制備化學鍍鎳合金層，再以化學鍍鎳合金層作為種子層進行電鍍填充。本發明提出一種通過化學鍍鎳合金作為通孔的阻擋層和電鍍的種子層的技術，此技術可以實現阻擋層和種子層的一體化，可以簡化傳統的工藝流程，大大節省成本;通過化學鍍的方法，在高深徑比的通孔內可以使鍍膜分布更加均勻，有效避免離子濺射方法產生的“盲區”，這有利于獲得完整的電鍍填充效果。該方法用于微電子三維封裝的硅通孔互連技術，或者用于玻璃或樹脂基體的通孔連接技術，但是該技術中的通孔側壁也需要化鍍，增加了工藝的難度，可靠性較低。
[0005]后通孔(Vialast)技術是硅通孔技術中成本較低的方案。主要的工藝步驟包括芯片背面減薄，硅刻蝕，硅背面和側壁絕緣層制備，焊墊介質層開口，金屬填充，植球等工藝。但半導體工業發展一直在追求保證可靠性的前提下，降低成本。后通孔技術也需要進一步降低成本。
[0006]目前，主要通過降低3D縱向疊加的高度，并降低TSV所需的孔深，為TSV制造技術的應用減少障礙，降低成本。從降低成本角度看，后通孔(Via last)技術的深孔物理氣相沉積，電鍍，背面再布線是主要的成本構成。此外，后通孔(Via last)技術形成的硅通孔結構通常是部分填充方式，孔底和焊墊連接部分較薄，容易造成分層、斷裂等問題，且無介質層填充保護會導致金屬的氧化，腐蝕以及應力造成的失效;此外，芯片焊墊較為密集時，硅通孔電性扇出時也存在連接可靠性的問題。
【發明內容】
[0007]為了解決上述技術問題，本發明提出一種低成本晶圓級芯片尺寸硅通孔互連結構及其制備方法，不需要化鍍硅通孔側壁，并可避免使用深孔物理氣相沉積及深孔電鍍，還可以提高硅通孔外接點扇出到芯片背面時連接的可靠性，具有成本低、工藝簡單和可靠性高等優點。
[0008]本發明的技術方案是這樣實現的:
[0009]一種低成本晶圓級芯片尺寸硅通孔互連結構，包括至少一正面帶有焊墊的芯片，所述芯片背面形成有對應所述焊墊的通孔，所述通孔的底部開口暴露所述焊墊;所述芯片背面及所述通孔的側壁上覆蓋有絕緣層，靠近所述通孔的頂部開口的絕緣層上及所述芯片背面鋪設有至少一層金屬線路層;所述芯片背面上的金屬線路層上形成有鈍化層，所述鈍化層上開設有預植焊球的開口，所述通孔的底部開口暴露的焊墊表面上、所述通孔的頂部開口處的金屬線路層上及所述開口內的金屬線路層上采用化鍍的方法形成有一定厚度的金屬層;所述通孔內采用非電鍍的方法填充滿了導電材料，所述開口內的金屬層上植有焊球。
[0010]進一步的，所述通孔為直孔或斜孔或直孔與斜孔的組合。
[0011]進一步的，所述金屬層為一層金屬或多層金屬，每層金屬的材質為鎳、鎳磷、銀、銅、鈷、金、鈀中的一種。
[0012]進一步的，所述導電材料為導電膠或金屬焊料。
[0013]進一步的，所述焊球與所述金屬線路層之間以及所述導電材料與所述金屬線路層形成有焊接擴散阻擋層和潤濕金屬層。
[0014]一種低成本晶圓級芯片尺寸硅通孔互連結構的制備方法，包括如下步驟:
[0015]a、提供一包括至少一芯片的晶圓，所述芯片正面帶有焊墊和介質層，所述焊墊嵌入在所述介質層中，將所述芯片背面與一載片臨時鍵合在一起；
[0016]b、通過光刻工藝在鍵合后的芯片背面與焊墊對應的位置制作通孔，所述通孔的底部開口暴露出所述介質層；
[0017]c、在所述芯片背面及所述通孔內沉積一層絕緣層；
[0018]d、刻蝕所述通孔底部的絕緣層及介質層，暴露出所述通孔對應的焊墊背面;并在靠近所述通孔的頂部開口及所述芯片背面的絕緣層上鋪設金屬線路，形成至少一層金屬線路層；
[0019]e、在所述芯片背面上的金屬線路層上鋪設一層鈍化層，所述鈍化層上開設有預植焊球的開口 ；
[0020]f、在所述通孔的底部開口暴露的焊墊表面上、所述通孔的頂部開口處的金屬線路層上及所述開口內的金屬線路層上化鍍金屬，形成具有一定厚度的金屬層；
[0021]g、利用焊料回流的方式在所述通孔內填充滿導電材料，并所述開口內的金屬層上植有焊球；
[0022]h、解鍵合，晶圓切割，形成單顆芯片的低成本晶圓級芯片尺寸硅通孔互連結構。
[0023]進一步的，所述絕緣層的制備采用低溫化學汽相沉積或聚合物噴涂或聚合物旋涂的方法。
[0024]進一步的，步驟d中刻蝕為等離子體干法刻蝕。
[0025]進一步的，所述導電材料通過植球后回流填充形成或通過焊膏印刷后回流填充后固化形成。
[0026]進一步的，所述導電材料通過導電膠印刷方法填充后固化形成或通過導電膠點膠方法填充后固化形成。
[0027]本發明的有益效果是:
[0028]本發明提供一種低成本晶圓級芯片尺寸硅通孔互連結構及其制備方法，通過在芯片背面形成金屬線路層，將硅通孔的外接點扇出到了芯片背面，且通過在通孔的底部開口暴露的焊墊表面上、通孔的頂部開口處金屬線路層上及所述開口內的金屬線路層上采用化鍍的方法形成一定厚度的金屬層，并在通孔內采用非電鍍的方法填充滿導電材料，可以增強導電材料與焊墊之間連接、導電材料與金屬線路層之間連接以及金屬線路層與焊球之間連接的可靠性，解決部分填充孔底與焊墊連接部分較薄，金屬線路層與導電材料連接以及金屬線路層與焊球連接不可靠，造成的分層、斷裂等可靠性問題；由于該制備方法只化鍍了硅通孔底部而沒有化鍍硅通孔的側壁，因此，大大降低了工藝的難度，可靠性較高;且導電材料采用非電鍍的焊料回流填充或導電膠印刷/點膠填充形成，避免了使用深孔物理氣相沉積及深孔電鍍，大大降低了后通孔(Via last)技術的工藝成本，因此，本發明具有成本低、工藝簡單和可靠性高等優點。
【附圖說明】
[0029]圖1為本發明晶圓與載片鍵合后的結構示意圖；
[0030]圖2為本發明在晶圓背面對應焊墊位置刻蝕硅通孔的結構示意圖；
[0031 ]圖3為本發明在晶圓背面整面制備絕緣層的結構示意圖；
[0032]圖4為本發明刻蝕去除通孔底部絕緣層及介質層，露出焊墊背面，并形成金屬線路層的結構示意圖；
[0033]圖5為本發明在晶圓背面形成鈍化層，并開設預植焊球的開口的結構示意圖；
[0034]圖6為本發明在通孔底部焊墊背面上、通孔頂部開口及預植焊球開口內化鍍金屬層的結構示意圖；
[0035]圖7為本發明利用焊料回流或導電膠填充的方式填充硅通孔的結構示意圖；
[0036]圖8本發明晶圓與載片解鍵合并晶圓切割后的結構示意圖；
[0037]圖9為本發明中硅通孔為斜孔時的結構示意圖；
[0038]圖10為本發明一應用實例結構不意圖；
[0039]圖11為本發明另一應用實例結構不意圖；
[0040]1-芯片，101-焊墊，102-介質層，2-載片，3_通孔，4_絕緣層，5_金屬線路層，6-鈍化層，7-開口，8-金屬層，9-導電材料，10-焊球，11 一鍵合膠，12—空腔，13-蓋板
【具體實施方式】
[0041]為使本發明能夠更加易懂，下面結合附圖對本發明的【具體實施方式】做詳細的說明。為方便說明，實施例附圖的結構中各組成部分未按正常比例縮放，故不代表實施例中各結構的實際相對大小。
[0042]如圖8所示，一種低成本晶圓級芯片尺寸硅通孔互連結構，包括至少一正面帶有焊墊101的芯片1，所述芯片背面形成有對應所述焊墊的通孔3，所述通孔的底部開口暴露所述焊墊且尺寸小于所述焊墊的尺寸;所述芯片背面及所述通孔的側壁上覆蓋有絕緣層4，靠近所述通孔的頂部開口的絕緣層上及所述芯片背面鋪設有至少一層金屬線路層5;所述芯片背面上的金屬線路層上形成有鈍化層6，所述鈍化層上開設有預植焊球的開口 7，所述通孔的底部開口暴露的焊墊表面上、所述通孔的頂部開口處的金屬線路層上及所述開口內的金屬線路層上采用化鍍的方法形成有一定厚度的金屬層8;所述通孔內采用非電鍍的方法填充滿了導電材料9，所述開口內的金屬層上植有焊球10。
[0043]這樣，通過在芯片背面形成金屬線路層，將硅通孔的外接點扇出到芯片背面，并通過在通孔的底部開口暴露的焊墊表面上、通孔的頂部開口處金屬線路層上及所述開口內的金屬線路層上采用化鍍的方法形成一定厚度的金屬層，并在通孔內采用非電鍍的方法填充滿導電材料，可以增強導電材料與焊墊之間連接、