多管芯細粒度集成電壓調節的制作方法
【專利說明】
【背景技術】
技術領域
[0001]本發明涉及針對半導體器件用于電源調節的系統和方法。更具體地，本發明涉及利用無源半導體器件進行電壓調節。
[0002]相關領域描述
[0003]當前的片上系統(S0C)器件正在向著更大的功能集成和功率/性能優化方向被推進。因為更大的功能集成的要求，所以越來越多地向S0C器件添加來自多種來源的多個IP塊(IP塊是可重新使用的邏輯單位、單元或芯片布局設計，有時它們來自不同的單方或來源)。每個個體IP塊可以具有其自己獨特的電源要求和電力遞送挑戰。例如，一個IP塊可以利用與當前可用的其他供電電壓不同的供電電壓工作。不同的供電電壓可以僅從當前供電電壓稍微變化(例如，即使僅約100mV差異)，但不同的供電電壓可以汲取大量電流。因為高的電流汲取以及能量效率的重要性，兩個供電電壓中更高一個的簡單LD0(低壓差)線性調節器對于低功率設計可能不是令人滿意的解決方案。對功率效率的驅動和對S0C器件存在很多供電電壓要求的組合可能針對S0C器件和電源管理單元(PMU)之間的連接產生相當復雜的設計。
[0004]使用單個IP塊還可能在S0C器件中提供多個不同的復雜模擬功能。這些模擬功能中的一些模擬功能可能受益于更高的電壓源下的操作。跨器件供應更高電壓在一種特定的子部分中提供了模擬性能的改善，然而，可在總體器件操作方面導致功率效率低下。因此，直接為諸如放大器和電流源的模擬功能提供更高的供電電壓(例如，獨立于其他供電電壓向模擬功能供應更高供電電壓)可允許在共源共柵放大器、Wilson和/或其他配置中堆疊器件，這可以改善這些關鍵區域中的模擬性能。
[0005]復雜性增大的S0C器件的另一個問題在于，隨著器件中耗電結構(例如晶體管)數量的增加，跨器件存在顯著的電阻。為了為最后的耗電結構(例如，距PMU “最遠”的耗電結構或經受最大電壓降的最后耗電結構)維持最高的遞送性能，跨S0C器件的供電電壓需要盡可能高。然而，提高供電電壓受到最靠近PMU的第一個耗電結構能夠耐受的最高兼容電壓的約束。因為供電電壓上限是由最靠近耗電結構的容限設定的，所以最后耗電結構處的IR降(器件兩端的電壓降)變成不受補償的損耗，這可能限制S0C器件的性能。由于電源電壓降低，這個電壓降隨著其變成供電電壓更大的百分比而變成更顯著的問題。這種降低本身受到減小功率消耗的需求的驅動(例如，以減小電池消耗并增加電池壽命)。此外，性能的降低可能因為器件閾值電壓(VT)不縮放而加劇。因此，例如，電源電壓10%的降低可能導致柵極速度(例如，晶體管速度)20 % -30 %的減慢，從而進一步加劇S0C性能上的I*R降效應。
[0006]在更低電壓下提供電力供應的另一個問題是在S0C器件的所選擇子塊過渡到高度活動模式時需要的電流顯著增大。在所選擇子塊的高度活動模式期間，其他子塊(例如，不同的CPU或GPU)可能是空閑的或消耗顯著更低的電流。這些空閑子塊將理想地保持在不同電力軌上，以便充分隔離電力遞送，并提供獨立的DVFS(動態電壓頻率縮放)設置和電力降低功能。分隔電力軌意味著在所選擇的子塊和空閑子塊之間的SOC電力遞送上沒有共享資源。此類資源可包括封裝件上的凸塊或球，以及印刷電路板上的配線和部件。對S0C器件提出此類約束可能要求封裝件有顯著的設計復雜性，以便提供低電感電力遞送網絡的擴展組。
【發明內容】
[0007]在某些實施例中，半導體器件封裝件包括耗電器件(例如，S0C器件)和耦接到耗電器件的無源器件。耗電器件可以包括一個或多個電流消耗元件(例如，塊或IP塊)。無源器件可以包括形成在半導體基板上的多個無源元件(例如，電容器)。可以將無源元件在半導體或其他基板上布置成結構的陣列。可以利用一個或多個端子(例如，凸塊、球或TSV)耦接耗電器件和無源器件。在一些實施例中，半導體器件封裝件包括第三半導體器件，諸如存儲器器件(例如，DRAM器件)。在一些實施例中，無源器件包括第三半導體器件或存儲器器件。
[0008]可以將耗電器件耦接到無源器件，使得耗電器件結合使用無源器件上個體無源元件和耗電器件上電流消耗元件的端子陣列以利用不同調節器產生不同的(例如，獨立且局部化的)電壓島。可以使用不同的電壓調節器在局部化且不同并可能優化的電平上向耗電器件上的不同電流消耗元件(例如，塊)提供電力并控制電力。向塊提供精細粒度的局部化和不同電壓調節允許在離散的塊層級上進行功率優化，這實現了系統功率的總體下降并減小了具有速度限制關鍵路徑的塊對性能的影響，從而實現了相對于常規外部粗糙電力遞送技術的總體功率/性能改善。
【附圖說明】
[0009]當結合附圖時，參考根據本發明的目前優選的但僅為例示性的實施例的以下詳細描述，將更充分地理解本發明的方法與裝置的特征和優點，在該附圖中:
[0010]圖1示出了半導體器件封裝件的一個實施例的分解圖表示。
[0011]圖2示出了半導體器件封裝件的一個實施例的側視圖表示。
[0012]圖3示出了無源器件的一個實施例的表示。
[0013]圖4示出了結構的一個可能實施例的示例的放大圖。
[0014]圖5示出了結構的另一個可能實施例的示例的表示。
[0015]圖6示出了針對圖5中所示結構的一般性端子覆蓋區。
[0016]圖7不出了僅具有電容器和端子的結構的一個實施例的不例的表不。
[0017]圖8示出了使用結構的陣列的端子覆蓋區的一個實施例的表示。
[0018]圖9示出了具有無源器件、耗電器件和存儲器器件的封裝件的一個實施例的側視圖表示。
[0019]圖10示出了半導體器件封裝件的另一個實施例的側視圖表示。
[0020]圖11示出了半導體器件封裝件的另一個實施例的側視圖表示。
[0021]圖12示出了具有無源器件、耗電器件和存儲器器件的封裝件另一個實施例的側視圖表示。
[0022]盡管本發明易受各種修改形式和替代形式的影響，但附圖中以舉例的方式示出了其具體實施例并將在本文詳細描述。附圖可能不是按比例的。應當理解，附圖和【具體實施方式】并非旨在將本發明限制于所公開的特定形式，而正相反，其目的在于覆蓋落在由所附權利要求所限定的本發明的實質和范圍內的所有修改形式、等同形式和替代形式。
【具體實施方式】
[0023]半導體器件封裝件可以包括耦接在一起的兩個或更多個半導體器件。在某些實施例中，封裝件中的半導體器件中的至少一個半導體器件是無源半導體器件，并且半導體器件中的至少一個半導體器件是耗電半導體器件(例如，具有電流消耗元件諸如S0C器件的器件)。由于無源器件被集成到封裝件中，因此可以將無源器件稱為例如集成無源器件(iro)。
[0024]圖1示出了半導體器件封裝件90的一個實施例的分解圖表示。圖2示出了半導體器件封裝件90的一個實施例的側視圖表示。在某些實施例中，封裝件90包括無源器件100、耗電(半導體)器件120和構造封裝件122。在一些實施例中，無源器件100、耗電器件120和/或構造封裝件122使用類似的基板(例如，硅基基板)。在無源器件100、耗電器件120和/或構造封裝件122中使用類似基板可以在每個器件中提供基本類似的熱膨脹屬性，從而允許在廣泛溫度范圍中工作而不對兩個器件之間的連接造成應變。在某些實施例中，無源器件100的尺寸設定成裝配在構造封裝件122中的凹陷部內。無源器件100可以比耗電器件120小，以允許耗電器件上的區域不被待用于耗電器件的通用I/O的無源器件覆蓋。
[0025]在某些實施例中，無源器件100和耗電器件120直接彼此耦接。例如，可以如圖2所示，利用端子110耦接