電磁干擾互連低的裸片封裝體的制作方法
【技術領域】
[0001] 本發明設及提供電磁干擾降低的連接至裸片的新穎引線結構。通過本發明的實 現，降低了引線之間的串擾、W及對封裝體內部或外部的電磁福射所產生的噪聲的敏感性。
[0002] 此外，本發明設及為了連接與一個或多個裸片相連接的電介質涂布引線所形成的 新穎的多個接地層。
【背景技術】
[0003] 電磁干擾導致性能降低對于封裝裸片而言、特別是對于具有W千兆赫頻率進行工 作的輸入/輸出（IO)的裸片而言，是越來越普遍的問題。許多集成電路產生不期望量的EMI。 通常，集成電路所產生的噪聲源自于裸片及其經由封裝體向引腳的連接。由于EMI禪合至相 鄰組件和集成電路，因此EMI與運些相鄰組件和集成電路的個體性能發生干擾，而運可能會 影響系統的整體性能。由于EMI的負面影響并且由于對可接受的福射EMI的水平進行嚴格的 監管限制，因此期望遏制或抑制集成電路所產生的EMI。
[0004] 諸如引線的分離或與利用屏蔽件的隔離等的解決方案不總是可用的或足夠的。此 夕h由于IC封裝水平的主要關注是信號完整性和功能性，因此經常忽略該水平的EMI解決方 案。由于封裝水平的EMI解決方案將有助于減少針對"下游"或附加的解決方案的需求，因此 具有封裝水平的EMI解決方案將是有益的。
【發明內容】
[000引考慮到現有技術的運些問題和不足，因此本發明的目的是提供一種緊湊型裸片封 裝體，特別是提供一種具有兩個或更多個引線從而提供優良的信號完整性和功能性的堆疊 型裸片封裝體和/或BGA封裝體。
[0006] 在本發明中實現本領域技術人員將明白的上述和其它目的，其中本發明設及一種 EMI衰減所用的裸片封裝體，包括:裸片，其具有多個連接壓焊點；裸片襯底，其支撐多個連 接元件;第一引線，其包括具有第一金屬忍直徑的第一金屬忍、包圍所述第一金屬忍的具有 第一電介質厚度的第一電介質層和包圍所述第一電介質層的第一外金屬層，其中所述第一 外金屬層貼裝接地；W及第二引線，其包括具有第二金屬忍直徑的第二金屬忍、包圍所述第 二金屬忍的具有第二電介質厚度的第二電介質層和包圍所述第二電介質層的第二外金屬 層，其中所述第二外金屬層貼裝接地，使得對所述第一引線和所述第二引線之間的EMI和串 擾的敏感性降低。
[0007] 此外，本發明設及一種裸片封裝體，包括:裸片，其具有多個連接壓焊點；裸片襯 底，其支撐多個連接元件;第一引線，其包括具有第一金屬忍直徑的第一金屬忍、包圍所述 第一金屬忍的具有第一電介質厚度的第一電介質層和包圍所述第一電介質層的第一外金 屬層，其中所述第一外金屬層貼裝至第一接地層；W及第二引線，其包括具有第二金屬忍直 徑的第二金屬忍、包圍所述第二金屬忍的具有第二電介質厚度的第二電介質層和包圍所述 第二電介質層的第二外金屬層，其中所述第二外金屬層貼裝至第二接地層，使得所述第一 引線和所述第二引線降低了對所述第一引線和所述第二引線之間的EMI和串擾的敏感性。 所述第一引線可W從第一裸片延伸至所述裸片襯底上的所述多個連接元件其中之一，W 及/或者所述第二引線可W從第二裸片連接至所述裸片襯底上的所述多個連接元件其中之 一。所述第二接地層可W與所述第一接地層重疊、或者可W與所述第一接地層不重疊。在重 疊的情況下，可W在所述第一接地層和所述第二接地層之間配置維持電氣隔離的居間層。
[0008] 根據本發明的裸片封裝體可W是具有第一裸片和第二裸片的堆疊型裸片封裝體， 所述第一裸片和所述第二裸片各自具有多個連接壓焊點;所述第一引線從所述第一裸片的 多個連接壓焊點其中之一延伸至所述裸片襯底上的所述多個連接元件其中之一或所述第 二裸片上的多個連接壓焊點其中之一，并且所述第二引線從所述第二裸片的多個連接壓焊 點其中之一延伸至所述裸片襯底上的所述多個連接元件其中之一或所述第一裸片的多個 連接壓焊點其中之一。
[0009] 從屬權利要求設及根據本發明的裸片封裝體的有利實施例，并且可W單獨地或組 合地添加運里所公開的各個特征。
【附圖說明】
[0010] 特別是在所附權利要求書中，陳述了被認為是新穎的本發明的特征W及本發明的 元素特性。附圖僅是為了例示目的并且不是按比例繪制的。然而，關于組織和操作方法運兩 者，可W通過參考W下結合附圖所進行的詳細說明來最好地理解本發明本身，其中：
[0011] 圖1是包括具有外接地金屬的電介質涂布引線的細間距低串擾裸片封裝體的例 示；
[001引圖2示出具有外接地金屬的低串擾重疊電介質涂布引線；
[0013] 圖3示出堆疊型裸片封裝體中所使用的低串擾引線；
[0014] 圖4示出裸片到裸片的實施例或封裝體到封裝體的實施例中所使用的低串擾引 線；
[0015] 圖5是示出用于制造具有外接地金屬的電介質涂布引線的方法步驟的框圖；
[0016] 圖6示出用于制造具有外接地金屬的電介質涂布引線的減成法；
[0017] 圖7示出包括具有夕諧地金屬的電介質涂布引線的BGA封裝體；
[0018] 圖8示出包括具有外接地金屬的電介質涂布引線的引線框架封裝體的一部分；
[0019 ]圖9A和9B示出基于頻率的串擾水平的S參數巧慢；
[0020] 圖IOA~IOD分別示出與具有電介質涂層和外接地金屬層的單端引線和差分引線 相關聯的EM場；
[0021] 圖Ila和Ub示出根據本發明的、涂布有電介質和金屬的引線連接至可W重疊或者 可W不重疊的單獨接地層的裸片封裝體；
[0022] 圖12示出根據本發明的具有兩個接地層的裸片封裝體;W及
[0023] 圖13示出兩個接地層分別形成RF接地屏蔽件和DC功率屏蔽件的又一示例實施例。
【具體實施方式】
[0024] 在說明本發明的優選實施例時，運里將參考附圖1~13,其中相同的附圖標記指代 本發明的相同特征。
[0025] 可W使用具有電磁屏蔽并且在金屬忍和可接地的導電外層之間具有一個或多個 中間電介質層的引線來提高封裝體電氣性能。在圖1中示出該情況，其中圖1示出引線156具 有不同的長度的包括貼裝至襯底154的裸片152的封裝體150。如顯而易見，由于工藝考慮， 襯底154上的連接壓焊點158通常采用與忍片側的間距相比更大的間距。裸片壓焊點間距通 常由引線接合機可實現的間距來定義。在襯底側，間距由印刷電路板(PCB)類型工藝的平版 印刷可重復性W及焊料、引腳或互連元件配置精度來定義。實際上，與在封裝體上相比，在 忍片上配線更加緊密地間隔開。運意味著，隨著裸片大小縮小，在配線上特別是在裸片附 近，發生更多不期望的電磁場禪合（串擾）。除降低封裝體內電磁干擾化MI)外，如運里所述 構建成的引線對外部(對封裝體化MI的敏感性降低，并且還將大幅降低了電磁福射。
[0026] 如從圖2看出，半導體裸片封裝系統100可被形成為具有由于引線構造所引起的電 磁福射和串擾低的引線110、112和114。襯底102上所安裝的裸片120包括裸片120所需的信 號、功率或其它功能所用的多個連接壓焊點122。襯底102可W包括直接地或者經由導電引 線框架、填充通孔、導電走線或第二級互連等提供封裝體中的導電路徑的導電壓焊點104。 引線110、112和114連接至導電壓焊點104,并且如圖所示，可W具有大致不同的長度。如從 圖2看出，引線狹窄地間隔開，并且能夠相互交叉或處于彼此下方(例如，引線110和112被示 出為交叉），從而為不期望的電磁禪合提供了許多機會。
[0027] 在例示實施例中，引線110、112和114具有內忍和外金屬層。例如，引線110、112和 114可W沿著其長度具有定義直徑的金屬忍，其中該金屬忍順次涂布有電介質層和導電金 屬層。與無附加的電介質涂層和金屬涂層的相同大小的裸引線相比，引線11〇、112和114發 出較少的福射，對外部(對封裝體化MI不太敏感，并且不易發生串擾。在特定實施例中，由于 如所公開的引線構造的優良電氣特性，因此長度大大不同但忍直徑相同的引線與裸線相比 具有大致相同的噪聲降低。與無電介質和包圍的金屬層的裸引線相比，從性能上，所測量到 的噪聲降低已被示出為大于5地直至高達30地。在特定實施例中，抗EMI性在引線長度的范 圍內有效，其中兩個引線能夠具有相同的截面結構和阻抗，但一個引線高達另一引線的長 度的十(10)倍大同時仍具有相同的EMI特性。
[0028] 導致不想要的串擾的電磁場禪合不僅僅在并排的引線上發生，而且還在堆疊型結 構中的彼此靠近的引線上發生。在如圖3所示的堆疊型裸片結構中實現該情形，其中圖3示 出具有示例性引線164a~164d和166a~166d的包含裸片162a~162d的堆疊狀裸片封裝體 160,其中代替如運里所述的涂布有電介質層和導電金屬層的引線，在使用裸線的情況下， 運些引線164a~164d和166