具有關鍵技術節距對準的soc設計的制作方法
【專利說明】具有關鍵技術節距對準的SOC設計
[0001]相關申請的交叉引用
[0002]本申請要求于2013年7月25日提交的題為“A SOC design with criticaltechnology pitch alignment(具有關鍵技術節距對準的SOC設計)”的美國臨時申請S/Ν.61/858，567 以及于 2014年 7 月 22 日提交的題為“A SOC DESIGN WITH CRITICALTECHNOLOGY PITCH ALIGNMENT(具有關鍵技術節距對準的SOC設計)”的美國非臨時申請S/N.14/338,229的權益，這兩件申請通過援引被整體明確納入于此。
[0003]背景
[0004]領域
[0005]本公開一般涉及電路布局，并且更具體而言涉及具有關鍵技術節距對準的片上系統(S0C)設計。
[0006]背景
[0007]節距是相同類型的毗鄰元件之間的距離。為了達成將節距縮放的成本、功率和性能效益，應當獲得大約為的面積縮放。例如，為了達成70%節距縮放的完全的成本、功率和性能效益，應當獲得大約50%的面積面積縮放。然而，在給定了要獲得面積縮放的要求的前提下，節距縮放可能未必提供最好的成本、功率和性能效益。如此，需要用于在給定了合意的面積縮放的前提下確定節距或節距縮放的方法和裝置。
[0008]概述
[0009]在本公開的一方面，提供了方法和裝置。S0C裝置包括具有最小節距g的多個門互連、具有最小節距m的多個金屬互連、以及互連諸門互連和諸金屬互連的多個通孔。諸通孔具有最小節距V。值m、g和V為g2+m2 > V2，并且g和m的LCM小于20g。
[0010]附圖簡述
[0011 ]圖1是解說節距縮放的示圖。
[0012]圖2是解說門互連、金屬互連以及通孔節距的示圖。
[0013]圖3是解說第一組示例性門互連、金屬互連以及通孔節距的示圖。
[0014]圖4是解說第二組示例性門互連、金屬互連以及通孔節距的示圖。
[0015]圖5是操作S0C裝置的方法的流程圖。
[0016]詳細描述
[0017]以下結合附圖闡述的詳細描述旨在作為各種配置的描述，而無意表示可實踐本文所描述的概念的僅有配置。本詳細描述包括具體細節以提供對各種概念的透徹理解。然而，對于本領域技術人員將顯而易見的是，沒有這些具體細節也可實踐這些概念。在一些實例中，以框圖形式示出眾所周知的結構和組件以便避免淡化此類概念。裝置和方法將在以下詳細描述中進行描述并可以在附圖中由各種框、模塊、組件、電路、步驟、過程、算法、元件等來解說。
[0018]圖1是解說節距縮放的示圖100。如圖1中所示，在28nm制造工藝技術中，門互連(也可稱為“P0LY”互連)可以具有最小節距gl(任何兩個門互連之間的距離最小為81)。一旦在20nm、16nm、14nm和/或其他制造工藝技術中進行縮放，門互連就可能具有最小節距g2(任何兩個門互連之間的距離最小為g2)。在一個示例中，gl可以是130nm。門互連節距的70%的縮放會導致90nm的g2。在28nm制造工藝技術中，第一金屬層Ml可以具有mli的最小節距(任何兩個第一金屬層Ml互連之間的距離最小為mli)。一旦在20nm、16nm、14nm和/或其他制造工藝技術中進行縮放，第一金屬層Ml就可能具有最小節距ml2(任何兩個第一金屬層Ml互連之間的距離最小為ml2)。在一個示例中，可以是90nm。第一金屬層Ml互連節距的70%的縮放將會導致64nm的ml2。在28nm制造工藝技術中，其他金屬層Ma(例如，M2、M3、M4、M5)可以具有最小節距mai(任何兩個金屬層Ma互連之間的距離最小為mai)。一旦在20nm、16nm、14nm和/或其他制造工藝技術中進行縮放，金屬層Ma就可能具有最小節距ma2(任何兩個第一金屬層Ma互連之間的距離最小為ma2)。在一個示例中，mai可以是90nm。金屬層Ma互連節距的70%的縮放將會導致64nm的ma2。在20nm、16nm、14nm和/或其他制造工藝技術中，Mb金屬層可以具有mb的節距。Mb金屬層高于Ma金屬層并且可以寬于Ma金屬層。例如，Ma金屬層可包括M2金屬層和M3金屬層，并且Mb金屬層可包括M4金屬層。對于另一不例，Ma金屬層可包括M2金屬層、M3金屬層和M4金屬層，并且Mb金屬層可包括M5金屬層。在一個示例中，mb為80nm。在28nm制造工藝技術中，通孔可以具有^的最小節距(任何兩個通孔之間的距離最小為V1)。一旦在20nm、16nm、14nm和/或其他制造工藝技術中進行縮放，通孔就可能具有最小節距V2(任何兩個通孔之間的距離最小為v2)。在一個示例中，V1可以是130nm。維持因單一圖案化工藝(僅使用一個掩模，而非如在雙圖案化工藝中那樣使用多個掩模)而導致的工藝限制會限制任何兩個通孔的最小節距。假定115nm最小節距(即，假定V2為115nm)導致了88%的通孔縮放。在該示例中，通孔節距并非必須要類似于其他元件(諸如門和金屬互連)地被縮放。
[0019]在圖1的前述示例中，在給定了對通孔有88%的節距縮放限制的前提下，將所有其他金屬層縮放70 %并不理想，因為互連和通孔并不對齊。如上文所討論的，為了達成將節距縮放的成本、功率和性能效益，應當獲得大約為的面積縮放。例如，為了達成70%節距縮放的完全的成本、功率和性能效益，應當獲得大約50%的面積縮放。然而，如進一步關于圖2所討論的，在給定了要獲得面積縮放的要求的前提下，當限制通孔節距縮放時，x%的節距縮放可能并不提供最好的成本、功率和性能效益。
[0020]圖2是解說門互連、金屬互連以及通孔節距的示圖200。在圖2中，這兩個所示的金屬層Ml互連在與門互連相同的方向上延伸，被連接到門互連，并且具有與門互連相同的節距。其他金屬層Ml互連可以具有較小節距，諸如64nm。相應地，如圖2中所示，當門互連節距g2為最小值90nm并且金屬層M2節距ma2為最小值64nm時，通孔節距V2是llOnm。若對于通孔節距來說單一圖案化的工藝限制為115nm，那么llOnm的通孔節距將不會滿足單一圖案化的最小通孔節距要求。在假定了 115nm的通孔節距以及對門互連和金屬層M2有70%的節距縮放的前提下，門互連、通孔以及金屬互連節距將不會對齊，這可能引起引腳訪問困難，使擺放和路由效率降級，并且引起低擺放和路由利用率(所利用的面積可能不會被降低到50%)。在一個配置中，門互連節距g2和/或金屬層M2互連節距ma2的縮放可以被增加，從而滿足通孔節距V2的必要縮放，并且允許改進的引腳訪問、擺放和路由效率，以及擺放和路由利用率。
[0021]圖3是解說第一組示例性門互連、金屬互連以及通孔節距的示圖300。如上文所討論的，門互連節距g2和/或金屬層M2互連節距ma2的縮放可以被增加從而滿足通孔節距V2的必要縮放。例如，如圖3中所示，門互連節距g2的縮放可以被增加到73.85%。當門互連節距g2為最小值96nm時，金屬層M2節距ma2為最小值64nm，通孔節距V2為115nm，這滿足了前述的115nm通孔節距限制。如圖3中所不，金屬層M3節距也可以是最小值64]11]1。96111]1和64nm的最小公倍數(LCM)(也被稱為最低公倍數)為192nm。在一個配置中，最小門互連節距和金屬互連節距的LCM可以被約束為小于最小門互連節距的20倍。例如，最小門互連節距和金屬互連節距的LCM可以被約束為小于1920nm(20*96nm)。在該情形中，分別為96nm和64nm的最小門互連節距和金屬互連節距滿足此類要求。
[0022]圖4是解說第二組示例性門互連、金屬互連以及通孔節距的示圖400。在該示例中，最小門互連節距可以是96nm，最小金屬層M2可以是64nm，最小金屬層M3節距可以是72nm，并且最小金屬層M5節距可以是80nm<396nm、72nm和80nm的LCM為1440nmo
[0023]在一個配置中，S0C裝置可具有最小節距為g的多個門互連、最小節距為m的多個金屬互連、以及互連諸門互連和諸金屬互連的多個通孔。諸通孔具有最小節距V。節距g、m和V為g2+m2 > V2，并且g和m的LCM小于20g。在一個示例中，g等于或約等于96nm，m等于或約等于64醒，并且￥等于或約等于115111]1。在節距8 = 96111]1且111 = 64111]1的情況下，]^1為19211111，其小于1920nm。節距g、m和V由式g2+m2 > v2以及LCM(g，m)〈20g約束。在一個配置中，假定了通孔節距V，并且門互連節距g和金屬互連節距m被調節以滿足上式。該多個金屬互連在第一互連級或第二互連級中的至少一者上，并且諸通孔在第一互連級與第二互連級之間互連這些金屬互連第一互連級可以是第一金屬層Ml，且第二互連級可以是第二金屬層M2。
[0024]S0C裝置可進一步包括具有最小節距m2的第二多個金屬互連，其中m2>m，并且g、m和n^9LCM小于20g。在一個示例中，g等于或約等于96nm，m等于或約等于72nm，v等于或約等于115醒，并且1112等于或約等于80111]1。在節距8 = 9611111，111