在基板上從不同材料形成鰭的方法
【專利說明】在基板上從不同材料形成鰭的方法
[0001 ] 公開領域
[0002]本公開涉及在基板上從不同材料形成鰭的方法，并涉及具有從不同材料形成的鰭的基板，并且更具體而言涉及在多層基板上形成鰭的方法，其中一些鰭從該基板的第一層材料形成，并且一些鰭從該基板的第二層材料形成，并且涉及具有此類鰭的基板。
【背景技術】
[0003]FinFET器件包括可以被用來形成finFET晶體管的溝道的多個鰭。有時期望從不同材料形成鰭。例如，可能期望從III族-V族材料(例如，砷化銦或者銦鎵砷化物)形成一些鰭，從鍺形成另一組鰭，以及任選地，形成第三組硅鰭。為了從不同材料形成鰭，迄今需要為硅層上的特定的鰭材料層形成恰適的緩沖層以提供要在上面生長給定類型材料的合適基板。當鰭都是形成自相同材料時，這相對簡單。然而，從兩種或三種不同材料形成鰭要求兩個或三個緩沖層，并且這使得基板制造工藝復雜化。因此會期望用高效的方式從不同材料產生鰭。
[0004]概述
[0005]示例性實施例包括形成不同材料的鰭的方法。該方法包括提供包括帶頂面的第一材料層的基板，掩模該基板的第一部分以形成掩模而保留該基板的第二部分暴露，并且在該第二部分處蝕刻第一開口。該方法還包括在該開口中形成第二材料的基體達到第一材料層的頂面的水平，移除該掩模以及在第一部分處形成第一材料的鰭并且在第二部分處形成第二材料的鰭。
[0006]另一實施例包括具有由至少兩種不同材料形成的鰭的finFET器件。該器件包括具有帶頂面的第一層的基板以及在第一層頂面上的第一氧化物層。第一氧化物層具有頂面，且第一氧化物層覆蓋了第一層的第一部分但是不覆蓋第一層的第二部分。材料第一基體體被形成在第一層的第二部分處，并且該材料第一基體具有與第一氧化物層的頂面齊平的頂面。第一組鰭由第一材料形成在第一氧化物層上，并且由第二材料形成的第二組鰭形成在該材料第一基體上。
[0007]附加的實施例包括形成不同材料的鰭的方法。該方法包括提供包括第一材料層、在第一材料層上的第一氧化物層、在第一氧化物層上的第二材料層、以及在第二材料層上的第二氧化物層的基板。該基板還包括在第二氧化物層上的第三材料層，并且該第三材料層具有形成該基板的頂面的頂面。該方法還包括在該基板上的第一位置處蝕刻第一開口，該第一開口穿過第三材料層并且穿過第二氧化物層到達第二材料層；以及在第一開口中形成第二材料基體達到該基板的頂面的水平。該方法還包括在該基板上的第二位置處蝕刻第二開口，該第二開口穿過第三材料層、第二氧化物層、第二材料層和第一氧化物層到達第一材料層；以及在第二開口中形成第一材料基體達到該基板的頂面的水平。此外，該方法包括在第一位置處形成包括第二材料的第一鰭，在第二位置處形成包括第一材料的第二鰭以及在第三位置處形成包括第三材料的第三鰭。
[0008]另一個實施例包括形成不同材料的鰭的方法。該方法包括提供包括帶頂面的第一材料層的基板的步驟，掩模該基板的第一部分以形成掩模而保留該基板的第二部分暴露的步驟，以及在該第二部分處蝕刻第一開口的步驟。該方法還包括在該開口中形成第二材料基體達到第一材料層的頂面的水平的步驟，移除該掩模的步驟，以及在第一部分處形成第一材料的鰭并且在第二部分處形成第二材料的鰭的步驟。
[0009]附加的實施例包括具有由至少兩種不同材料形成的鰭的finFET器件。該器件包括具有帶頂面的第一層的基板以及在第一層頂面上的第一氧化物層，該第一氧化物層具有頂面。第一氧化物層覆蓋了第一層的第一部分且并不覆蓋第一層的第二部分。材料第一基體被形成在第一層的第二部分處，該材料第一基體具有與第一氧化物層的頂面齊平的頂面。提供了用于形成半導體器件的第一部分的第一鰭裝置，并且提供了用于形成半導體器件的第二部分的第二鰭裝置。
[0010]另一個實施例包括形成不同材料的鰭的方法。該方法包括提供包括第一材料層、在第一材料層上的第一氧化物層、在第一氧化物層上的第二材料層、在第二材料層上的第二氧化物層以及在第二氧化物層上的第三材料層的基板的步驟。第三材料層具有形成該基板的頂面的頂面。該方法還包括在基板上的第一位置處蝕刻第一開口的步驟，該第一開口穿過第三材料層并且穿過第二氧化物層到達第二材料層；以及在第一開口中形成第二材料基體達到該基板的頂面的水平的步驟。該方法還包括在基板上的第二位置處蝕刻第二開口的步驟，該第二開口穿過第三材料層、第二氧化物層、第二材料層和第一氧化物層到達第一材料層；以及在第二開口中形成第一材料基體達到該基板的頂面的水平的步驟。此外，該方法包括在第一位置處形成包括第二材料的第一鰭的步驟，在第二位置處形成包括第一材料的第二鰭的步驟以及在第三位置處形成包括第三材料的第三鰭的步驟。
[0011]附圖簡述
[0012]給出附圖以幫助對本發明實施例進行描述，且提供附圖僅用于解說實施例而非對其進行限定。
[0013]圖1-8是根據第一實施例的圖示地示出不同工藝階段期間的晶片的立面視圖。
[0014]圖9-15是根據第二實施例的圖示地示出諸工藝階段期間的晶片的立面視圖。
[0015]圖16-23是根據第三實施例的圖示地示出諸工藝階段期間的晶片的立面視圖。
[0016]圖24-31是根據第四實施例的圖示地示出諸工藝階段期間的晶片的立面視圖。
[0017]圖32-45是根據第五實施例的圖示地示出諸工藝階段期間的晶片的立面視圖。
[0018]圖46-52是根據第六實施例的圖示地示出諸工藝階段期間的晶片的立面視圖。
[0019]圖53是解說根據一實施例的方法的流程圖。
[0020]圖54是解說根據另一個實施例的方法的流程圖。
[0021]圖55是其中可使用本公開的實施例的示例性無線通信系統的示意圖。
[0022]詳細描述
[0023]本發明的各方面在以下針對本發明具體實施例的描述和有關附圖中被公開。可以設計替換實施例而不會脫離本發明的范圍。另外，本發明中眾所周知的元素將不被詳細描述或將被省去以免煙沒本發明的相關細節。
[0024]措辭“示例性”在本文中用于表示“用作示例、實例或解說”。本文中描述為“示例性”的任何實施例不必被解釋為優于或勝過其他實施例。同樣，術語“本發明的各實施例”并不要求本發明的所有實施例都包括所討論的特征、優點、或工作模式。
[0025]本文中所使用的術語僅出于描述特定實施例的目的，而并不旨在限定本發明的實施例。如本文所使用的，單數形式的“一”、“某”和“該”旨在也包括復數形式，除非上下文另有明確指示。還將理解，術語“包括”、“具有”、“包含”和/或“含有”在本文中使用時指明所陳述的特征、整數、步驟、操作、元素、和/或組件的存在，但并不排除一個或多個其他特征、整數、步驟、操作、元素、組件和/或其群組的存在或添加。
[0026]此外，許多實施例是根據將由例如計算設備的元件執行的動作序列來描述的。將認識到，本文描述的各種動作能由專用電路(例如，專用集成電路(ASIC))、由正被一個或多個處理器執行的程序指令、或由這兩者的組合來執行。另外，本文描述的這些動作序列可被認為是完全體現在任何形式的計算機可讀存儲介質內，其內存儲有一經執行就將使相關聯的處理器執行本文所描述的功能性的相應計算機指令集。因此，本發明的各種方面可以用數種不同形式來體現，所有這些形式都已被構想落在所要求保護的主題內容的范圍內。另外，對于本文描述的每個實施例，任何此類實施例的對應形式可在本文中被描述為例如被配置成“執行所描述的動作的邏輯”。
[0027]圖1是包括具有頂面104的硅層102的基板100。在圖2中，具有頂面202的氮化物硬掩模已被應用到基板100的第一部分204，而保持基板100的第二部分206不被掩蓋。在圖3中，蝕刻工藝已在基板的未被掩蓋的第二部分206處形成基板100中的開口 300。圖4示出了生長在基板100上或者以其他方式形成在基板100上的開口 300中以及在氮化物硬掩模200的頂面202之上的硅鍺(“SiGe”)層400。有益地，SiGe能夠被直接生長在硅上而不形成單獨的緩沖層。在圖5中，SiGe層400已經被化學地和/